资源简介
学校实习做的模型机,除了顶层外其他都是用vhdl实现。指令有10条,包含乘法
总线为8位。
先编译除了control,dataroad之外的其他文件,再编译上述文件。之后打开tryg.gdf即可
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 601 2010-01-15 23:21 vhdl1\adcount.vhd
文件 2940 2010-01-15 22:39 vhdl1\control.vhd
文件 888 2010-01-15 21:58 vhdl1\cunchuqi.vhd
文件 2494 2010-01-16 17:57 vhdl1\data_road.vhd
文件 5046 2010-01-15 21:41 vhdl1\dqram.vhd
文件 922 2010-01-15 12:30 vhdl1\hibus.vhd
文件 3786 2010-01-15 13:02 vhdl1\kong.vhd
文件 4707 2010-01-15 12:13 vhdl1\mul.vhd
文件 1325 2010-01-15 22:13 vhdl1\package.vhd
文件 1089 2010-01-14 15:04 vhdl1\testsx.vhd
文件 1643 2010-01-15 23:22 vhdl1\upac.vhd
目录 0 2010-01-16 18:04 vhdl1
文件 15309 2010-01-15 23:27 vhdl1\tryg.gdf
文件 48263 2010-01-16 17:58 vhdl1\tryg.scf
----------- --------- ---------- ----- ----
89013 14
----------- --------- ---------- ----- ----
文件 601 2010-01-15 23:21 vhdl1\adcount.vhd
文件 2940 2010-01-15 22:39 vhdl1\control.vhd
文件 888 2010-01-15 21:58 vhdl1\cunchuqi.vhd
文件 2494 2010-01-16 17:57 vhdl1\data_road.vhd
文件 5046 2010-01-15 21:41 vhdl1\dqram.vhd
文件 922 2010-01-15 12:30 vhdl1\hibus.vhd
文件 3786 2010-01-15 13:02 vhdl1\kong.vhd
文件 4707 2010-01-15 12:13 vhdl1\mul.vhd
文件 1325 2010-01-15 22:13 vhdl1\package.vhd
文件 1089 2010-01-14 15:04 vhdl1\testsx.vhd
文件 1643 2010-01-15 23:22 vhdl1\upac.vhd
目录 0 2010-01-16 18:04 vhdl1
文件 15309 2010-01-15 23:27 vhdl1\tryg.gdf
文件 48263 2010-01-16 17:58 vhdl1\tryg.scf
----------- --------- ---------- ----- ----
89013 14
- 上一篇:假币问题-减治法在组合问题中的应用
- 下一篇:js仿微博功能,很好的效果
相关资源
- vhdl转换成verilog语言
- SPI接口VHDL的基本設計
- VHDL设计多功能数字钟
- 计算机组成原理课程设计简单模型机
- 计算机组成原理课程设计vhdl设计cpu
- Xilinx LDPC
- VHDLDesignandFPGAImplementationofLDPCDecode 一篇
- VHDL设计的串口通信程序
- 100个VHDL语言学习的
- VHDL设计数字电子时钟完整版
- questasim基础入门
- 基于VHDL的16位ALU简易设计
- 16个IP核心详情VHDLVerilog版本
- 8 位 CPU vhdl实现(附全部源代码)
- VHDL语言实现的数字密码锁源代码(
- 60进制加法计数器 VHDL QuartusII仿真
- ( 基于FPGA的乐曲硬件演奏电路设计的
- 2FSK调制与解调VHDL程序及仿真
- 6路智能抢答器Quartus vhdl eda
- 8051IP核Verilog和VHDL代码全集.A
- FPGA VHDL FIFO 源代码
- quartus II 中 用VHDL代码实现走马灯
- 基于VHDL课程设计——电子秒表
- 用VHDL语言控制流水灯
- VHDL实现基于ROM的正弦波发生器的设计
- VHDL编写的16位计数器
- VHDL -FIFO
- 5级级联CIC的VHDL语言实现:cic.vhd
- 电梯控制系统的VHDL设计
- “当前”统计模型机动目标跟踪的改
评论
共有 条评论