资源简介
官方给的ddr3测试程序长达万行,有木有很痛苦的感觉?来来来,这个测试接口只有300行左右,实现了顺序写入及顺序读出,可以让你在半个小时之内了解具体的实现方法,本程序在ml605及ise14.4的ddr 3.92上验证过,可以正常读写,但仍然有bug,只是提供一个思路哈,我也在努力继续改进。
代码片段和文件信息
相关资源
- FPGA_VHDL 自动售货机
- SharePoint Server 2016 Enterprise Key
- 卡耐基 SSD8答案(全 exam+qiuz+excerise)
- 卡耐基 SSD7答案(全 exam+qiuz+excerise)
- zw_ise_vivado_2014_2.zip
- UCI 心脏病数据集heart-disease
- MindVision_Installer_Vise_for_Windows_v3.6 注册
- xilinx ise 14.7 破解license
- ISE13.3、13.4、14.1破解文件
- S02《Artix7修炼秘籍》MIG_DDR内存应用
- Xilinx LDPC
- 基于XILINX FPGA的OFDM通信系统基带设计
- Xilinx Spartan-6 XC6SLX9的F
- arcgis enterprise含server等 10.5
- 虚拟的类似轴突的粒子补充了Euler-H
- The diffusive relaxation limit of non-isentrop
- Red Hat Enterprise Linux Server 7.2网盘资源
- ArcGIS 10.5 arcgis desktop、enterprise 百度网
- 基于Xilinx FPGA SOPC的TFT-LCD 控制器设计
- ArcGis Engine二次开发 编辑功能实现
- 基于ArcGIS Engine的Excel表格数据导入为
- Enterprise Architect 10 中文帮助文档
- visual studio 2019 Enterprise离线安装包 百
- vs2017版vs_enterprise
- vs2017_enterprise__企业版(有码)_官方最
- visual studio 2017中英文企业版百度网盘
- Impact of Privatization on Public Enterprises
- Case-control study of FGF20 polymorphism in sp
-
ACE2 mRNA ex
pression in urinary exosome fro - Vivado2018 1 2 3 license
评论
共有 条评论