资源简介
用VHDL实现0-99计数并在两个数码数码管上显示出来。
代码片段和文件信息
相关资源
- 用VHDL设计CRC发生器和校验器
- VHDL的延时程序
- 快速傅里叶变换FFT的VHDL代码
- BPSK的VHDL语言源代码
- VHDL洗衣机控制器课程设计.doc
- verilog实现60进制计数器
- verilog 十进制计数器
- 基于VHDL语言的循环码编译码系统的设
- 用FPGA实现的正交解码计数器
- vhdl洗衣机控制系统
- 单片机数字万年历--VHDL全套资料
- vhdl延时程序
- 使用硬连线控制器的CPU设计
- 8051IP核Verilog和VHDL代码全集D：DW8051（
- VHDL密码锁、十进制计数器的设计
- FPGA_VHDL 自动售货机
- tlc549 VHDL 程序
- 基于VHDL的矩阵键盘及显示电路设计
- 基于VHDL语言的抢答器设计
- 基于VHDL的交通灯已在quartus2 9.0下仿真
- 数字逻辑 课程设计 VHDL 多功能数字钟
- verilog4位十进制计数器
- 基于VHDL的GPS设计
- 频率计vhdl代码，采用max plus II
- vhdl数字电子钟
- 简易频率计数器，七分频的，四位显
- 异步控制方式的硬布线控制器vhdl
- 基于VHDL语言的汉明码编码器和译码器
- 数电课程设计十三进制同步减法计数
- vhdl ＣＰＬＤ交通灯
评论
共有 条评论