D触发器_讯易软件-源码之巅峰

源码之巅峰

当前位置：> TAG标签 > D触发器

反相器链缓冲器级数和尺寸优化，D触 0

编程语言：其他大小：金币：上传人：32332 发布日期：2023-11-06

VLSI设计和优化问题，包括两个内容：反相器链缓冲器级数和尺寸优化，D触发器设计及输出延时优化。使用hspice网格形式设计优化，文档内代码可直接使用。
自己设计的d触发器hspice代码，利用传 0

编程语言：其他大小：金币：上传人：rtesd 发布日期：2021-06-11

这是我的一个课堂作业。感兴趣的可以看看hspice 这是我的一个课堂作业。感兴趣的可以看看hspice
D和JK触发器的Verilog程序Quartus II工程， 0

编程语言：其他大小：金币：上传人：ligangyuer 发布日期：2021-05-04

三种D触发器的Verilog程序（Quartus II工程已经建立好，可以直接用）带同步清0、同步置1 的D 触发器；带异步清0、异步置1 的D 触发器；带异步清0、异步置1 的JK 触发器
在MAX+PLUS II中，使用图形编辑器设计一 0

编程语言：其他大小：金币：上传人：haoyisheng 发布日期：2021-01-01

1.在图形编辑器中设计一个3位的十进制加法计数器，以xxxcnt3.gdf命名保存(‘xxx’为您的姓名拼音首字母)。器件设定为EPM7128LC84-6。要求能够从0计数到999。从999归零时产生一个高电平的报

4条

热门下载