HDL_讯易软件-源码之巅峰

当前位置：> TAG标签 > HDL

设计与验证：Verilog HDL（清晰PDF）.p 0

编程语言：其他大小：金币：上传人：97804a 发布日期：2023-07-08

设计与验证：Verilog HDL(清晰PDF).pdf
数字系统设计与VERILOG HDL第5版 0

编程语言：其他大小：金币：上传人：huaihuan 发布日期：2023-06-25

本书的定位是作为 EDA 技术、 FPGA 开发或数字设计方面的教材。在编写的过程中，遵循的是重视基础、面向应用的原则，力图在有限的篇幅内，将 EDA 技术与 FPGA 设计相关的
7series_hdl_primitive_library 0

编程语言：其他大小：金币：上传人：yuyunfu 发布日期：2023-06-18

xilinx K7的原语库说明了所有xilinx的底层原语的详细介绍
精通Verilog HDL：IC设计核心技术详解 0

编程语言：其他大小：金币：上传人：97804a 发布日期：2022-12-05

早期对verilog HDL的描述，里面对JPEG也有一定的讲解。
Digital Logic Design Using Verilog 0

编程语言：其他大小：金币：上传人：wjd2002xx 发布日期：2022-09-12

Verilog HDL方面的实用书，使用Verilog语言来设计数字电路。对Coding和Synthesis有很大帮助。
XILINX FPGA数字信号处理权威指南从H 0

编程语言：其他大小：金币：上传人：97804a 发布日期：2022-03-04

XILINX FPGA数字信号处理权威指南从HDL到模型和C的描述
Verilog HDL高级数字设计第二版 0

编程语言：其他大小：金币：上传人：wjd2002xx 发布日期：2022-02-14

Verilog HDL高级数字设计第二版
EDA电子琴设计课程设计完整代码 0

编程语言：其他大小：金币：上传人：ligangyuer 发布日期：2021-08-13

基于verilog HDL编写的电子琴程序，运行环境为Quartus II。源码完整，按KEY1~~7发中音1~~7，同时LED显示音符。按KEY8播放歌曲，同样LED有对应音符显示
序列检测器\\电平信号_000_001_011_111_序 0

编程语言：其他大小：金币：上传人：fuaoxing55 发布日期：2021-06-19

序列检测器\\电平信号_000_001_011_111_序列检测器的设计，希望喜欢！
Verilog HDL 实现的数字下变频（DDC）设 2

编程语言：其他大小：金币：上传人：huaihuan 发布日期：2021-06-18

Verilog语言实现的数字下变频设计。在ALTERA的QUARTUS ii下实现。实用，好用。(Verilog language implementation of the digital down-conversion design. ALTERA at the implementation of QUARTUS ii. Practical, easy to use.)
PRESENT密码算法的Verilog实现 3

编程语言：其他大小：金币：上传人：rtesd 发布日期：2021-06-18

基于verilog的PRESENT加密算法，包含源码、testbench、Quartus II的波形文件等等，加密结果检验正确，可以通过modelsim看所有中间变量结果。
论文研究-基于Verilog HDL的有限状态机 0

编程语言：其他大小：金币：上传人：ligangyuer 发布日期：2021-06-17

基于Verilog HDL的有限状态机研究，张殿文，张晓冰，Verilog HDL（硬件描述语言）既可以适于可综合的电路设计，也可胜任电路与系统的仿真，能在多个层次上对所设计的系统加以描述。有
数字电路设计实验音乐播放器verilo 0

编程语言：其他大小：金币：上传人：rtesd 发布日期：2021-06-17

数字电路设计实验PROJECT音乐播放器verilog HDL,通过验收
IIR数字低通滤波器 0

编程语言：其他大小：金币：上传人：ligangyuer 发布日期：2021-06-16

基于verilog HDL元的IIR数字低通滤波器的设计
多功能数字钟FPGA完整工程 0

编程语言：其他大小：金币：上传人：fuaoxing55 发布日期：2021-06-15

多功能数字钟代码基于Basys2实验板 ISE开发环境 verilog 编程语言实验已经下载验证通过
用Verilog实现阵列乘法器 0

编程语言：其他大小：金币：上传人：kbls57736 发布日期：2021-06-15

用Verilog实现阵列乘法器，采用的是流水线的做法
FPGA简易频率计 0

编程语言：其他大小：金币：上传人：97804a 发布日期：2021-06-14

初学FPGA时编写的verilog代码，初学者可以看看，互相印证，大神路过就行
verilog HDL 16位乘法器实现及testbench文件 0

编程语言：其他大小：金币：上传人：rtesd 发布日期：2021-06-11

适合新手学习verilog HDL语言。并附有testbench文件，共新手学习使用。
四位超前进位加法器Verilog HDL 1

编程语言：其他大小：金币：上传人：shangyou88 发布日期：2021-06-11

四位超前进位加法器包括代码，输出值，输出波形，心得体会等。
手眼反应计数器 0

编程语言：其他大小：金币：上传人：97804a 发布日期：2021-06-11

测试手眼反应速度，当按下开始键时，led灯熄灭1~6s，时间不定，然后点亮，眼睛看到led灯亮后按下停止键，此时数码管显示时间即为手眼反应时间。可实现两人比赛，获胜者对应的led灯

热门下载