VHDL_讯易软件-源码之巅峰

源码之巅峰

当前位置：> TAG标签 > VHDL

数字设计和计算机体系结构_第二版 0

编程语言：其他大小：金币：上传人：ligangyuer 发布日期：2022-05-04

数字设计和计算机体系结构_第二版
VHDL蜂鸣器-生日快乐歌 0

编程语言：其他大小：金币：上传人：wjd2002xx 发布日期：2021-08-11

用VHDL编写的小程序，可以演奏生日快乐歌
EDA课程设计数字时钟的设计VHDL 0

编程语言：其他大小：金币：上传人：97804a 发布日期：2021-08-10

数字时钟的设计（EDA课程设计）内含：实验目的掌握VHDL语言的基本运用掌握MAX+plusII的简单操作并会使用EDA实验箱功能设计、系统设计、功能分析、创新点、VHDL代码
VHDL语言FPGA音乐程序 0

编程语言：其他大小：金币：上传人：pppxxx 发布日期：2021-08-08

FPGA源程序，用VHDL语言写的梁祝音乐歌曲。程序简单，代码精炼！
基于VHDL的数字时钟源程序+详细设计报 0

编程语言：其他大小：金币：上传人：yuyunfu 发布日期：2021-07-30

数码管显示的一个数字时钟，具有按秒走时功能，能够分别显示小时（2位24小时）、分种秒的功能，以及整点报警功能。要求走时精度不小于±1秒/月。增加时间调整功能模式，在此模式
VHDL数字密码锁 0

编程语言：其他大小：金币：上传人：97804a 发布日期：2021-07-25

数字密码锁，4位密码，输错3次上锁，输入管理员密码解锁
VHDL语言100例详解程序代码 0

编程语言：其他大小：金币：上传人：rtesd 发布日期：2021-07-18

包括如下100例有关的VHDL描述文件，但解压后只有94例，其他部分错误第1例?带控制端口的加法器袁媛（1）第2例?无控制端口的加法器袁媛（4）第3例?乘法器袁媛（6）第4例?比较器袁
基于VHDL的数字秒表的设计 0

编程语言：其他大小：金币：上传人：huaihuan 发布日期：2021-06-30

含所有模块程序及注解，也有原理图文件，仿真图文件，对仿真做了分析，有时、分、秒、毫秒功能，启停键，清零键。
VHDL编写的交通灯程序 0

编程语言：其他大小：金币：上传人：97804a 发布日期：2021-06-18

本交通灯程序使用状态机描述各个状态之间的转变，创新之处在于可以实现各个状态时长的不同
华南理工大学VHDL实验数码管与分频器 0

编程语言：其他大小：金币：上传人：huaihuan 发布日期：2021-06-18

（1）利用硬件描述语言设计分频器模块和七段显示码模块；（2）学习数码管驱动芯片74HC595的时序，请同学根据时序写出VHDL代码；（3）设计数据产生模块，每秒输出数字加1；（4）设计
VHDL之随机数.7z 0

编程语言：其他大小：金币：上传人：yuyunfu 发布日期：2021-06-18

使用VHDL进行编写。实现，按下按键，产生0到99之间的随机数，用二极管的最后两位显示。
基于vhdl的串行发送器，状态机编写 0

编程语言：其他大小：金币：上传人：haoyisheng 发布日期：2021-06-18

设计一个串行数据发送器。并行8位数据‘Z’载入发送器后，通过串行口‘X’输出。具体要求如下1、信号‘load’用来指示数据载入是否完成。当load变为1时，说明数据Z已经载入完成。当
VHDL语言的打砖块游戏 0

编程语言：其他大小：金币：上传人：haoyisheng 发布日期：2021-06-17

用vhdl语言设计的打砖块游戏，有程序源代码以及文档描述
VHDL 奇偶校验电路 0

编程语言：其他大小：金币：上传人：pppxxx 发布日期：2021-06-17

用VHDL语言做的EDA仿真奇偶校验电路
使用verilog以及VHDL编写的将串口数据转 0

编程语言：其他大小：金币：上传人：pppxxx 发布日期：2021-06-17

使用verilog以及VHDL编写的将串口数据转换为32位并口数据，作为FPGA和DSP接口使用
数电实验交通灯 VHDL 0

编程语言：其他大小：金币：上传人：rtesd 发布日期：2021-06-17

设计制作一个用于十字路口的交通灯控制器。 1. 南北和东西方向各有一组绿、黄、红灯用于指挥交通，绿灯、黄灯和红灯的持续时间分别为20秒、5秒和25秒； 2. 当有特殊情况（如消防车
基于VHDL的FIR16阶滤波器 0

编程语言：其他大小：金币：上传人：huaihuan 发布日期：2021-06-16

用VHDL实现的FIR16阶滤波器的设计，系数在报告里
VHDL产生方波的源代码 0

编程语言：其他大小：金币：上传人：97804a 发布日期：2021-06-16

适合初级学习者，VHDL描述FPGA产生方波
cordic算法的vhdl程序 0

编程语言：其他大小：金币：上传人：rtesd 发布日期：2021-06-16

本程序是cordic算法的VHDL语言实现，在实际中证明，效果和精度都不错。
vhdl实现的8位全加器循环/不循环 0

编程语言：其他大小：金币：上传人：ligangyuer 发布日期：2021-06-16

vhdl实现的8位全加器（循环/不循环）vhdl做的一个小玩意

上一页 10 11 12 13 14 15 16 17 18 19 20 下一页

热门下载