VIVADO_讯易软件-源码之巅峰

源码之巅峰

当前位置：> TAG标签 > VIVADO

vivado从此开始 1

编程语言：其他大小：金币：上传人：chaoshanxx 发布日期：2023-07-27

vivado从此开始，本书分为7个章节，内容详细，适用于vivado初学者
二阶锁相环Matlab程序及其FPGA程序 1

编程语言：Matlab 大小：金币：上传人：huaihuan 发布日期：2023-07-24

1、资料包含二阶环路设计简要说明，Matlab程序，Matlab程序模拟FPGA工作方式，对各变量进行了量化处理2、资料包含使用Vivado2015.4.2版本的工程文件，可直接运行查看仿真结果3、参考资料
vivado+zedboard之音频分析仪_SW 0

编程语言：其他大小：金币：上传人：32332 发布日期：2023-07-22

对一段随机的音频信号进行实时频谱分析。从pc获取音频信号，经由PS的fft函数处理后送入OLED，进行音频频谱的实时显示。通过本实例学习vivado+zedboard软硬件设计的方法，学习控制zedbo
vivado+zedboard之audio驱动 0

编程语言：其他大小：金币：上传人：pppxxx 发布日期：2023-07-22

目标：使用vivado进行zedboard的audio测试。从pc获取音频信号，通过开发板处理后输出。通过本实例学习vivado+zedboard软硬件设计的方法，学习控制zedboard外设的方法。本文将介绍实验的过程，
vivado+zedboard之OLED驱动 0

编程语言：其他大小：金币：上传人：97804a 发布日期：2023-07-22

vivado+zedboard之OLED驱动。包括oled在vivado2014.1下实现的源文件、oled驱动文件等。实现方法见我的博客
vivado+zedboard入门lab56 0

编程语言：其他大小：金币：上传人：shangyou88 发布日期：2023-07-22

非常好的实例，建议对zedboard感兴趣者一定试验下。一个完整的vivado（block design）、SDK（C、download）、HLS（IP）设计实例，使用了Xilinx的IP、第三方IP、用户HLS设计的IP等，进行软硬件协同
VIVADO从此开始_高亚军编著.pdf 2

编程语言：其他大小：金币：上传人：32332 发布日期：2023-07-09

VIVADO从此开始_高亚军编著.pdf
VIVADO从此开始__高亚军 1

编程语言：其他大小：金币：上传人：huaihuan 发布日期：2023-07-08

VIVADO从此开始__高亚军
hdmi_io_out 0

编程语言：其他大小：金币：上传人：kbls57736 发布日期：2023-07-01

本文件包含了一个RGB转差分HDMI输出的IP核，和一个产生时序并调用该IP核的VIVADO工程，本工程分辨率为800*600（可以根据博文中的表格更改分辨率），详情见博文：http://blog.csdn.net/long_fl
vivado+zedboard之音频分析仪_HW 0

编程语言：其他大小：金币：上传人：huaihuan 发布日期：2023-06-30

对一段随机的音频信号进行实时频谱分析。从pc获取音频信号，经由PL的fft IP处理后送入OLED，进行音频频谱的实时显示。通过本实例学习vivado+zedboard软硬件设计的方法，学习控制zedboard外
ddr3_test3_2019.5.rar 0

编程语言：其他大小：金币：上传人：kbls57736 发布日期：2023-06-30

软件工具vivado2017.4，DDR3 IP core 仿真代码。非常适合新手学习使用。里面是本人亲自写的，亲测可综合可仿真。可以参考我的博客https://blog.csdn.net/qq_22168673/article/details/90053055，里面有详细
MIPS_54条指令CPU 0

编程语言：其他大小：金币：上传人：chaoshanxx 发布日期：2023-06-22

计算机组成原理课设要求做的54条cpu用verilog HDL在vivado上编写的MIPS指令集的cpu，可以在N4板上下板运行，具体指令再实验报告和test文件夹中有cputest文件夹是测试指令，在前仿真cpu时可以
AXI DMA测试Vivado工程，含XSDK FSBL Proje 0

编程语言：其他大小：金币：上传人：pppxxx 发布日期：2023-06-22

此压缩包内含测试AXI DMA的Vivado工程、XSDK FSBL Project和Application Project（包含测试代码）。
Vivado2017.4平台下简单波形代码 0

编程语言：其他大小：金币：上传人：chaoshanxx 发布日期：2023-06-16

本代码为在Vivado2017.4版本下基于FPGA开发的产生简单波形信号Verilog VHDL代码，波形包括正余弦波，方波，锯齿波，三角波，2PSK,2ASK,FM,AM四种调制信号，是使用DDS IP核产生的，项目可以在
Vivado的简明教程及Zynq的开发流程 1

编程语言：其他大小：金币：上传人：32332 发布日期：2023-06-16

Vivado的简明教程及Zynq的开发流程, 多份详细说明，一步步教你快速掌握
基于Basys3与Vivado的数字逻辑Verilog 实验 0

编程语言：其他大小：金币：上传人：kbls57736 发布日期：2023-06-13

特点:基于Basys3的实验教程, 共20个实验, 给出详细的实验步骤与源码.
河宾-Xilinx FPGA设计权威指南Vivado集成 12

编程语言：其他大小：金币：上传人：97804a 发布日期：2023-05-29

Xilinx FPGA设计权威指南Vivado集成设计环境电子版河宾著清华大学出版社
Xilinx FPGA设计权威指南 Vivado集成设计 4

编程语言：其他大小：金币：上传人：kbls57736 发布日期：2023-05-28

Xilinx FPGA设计权威指南 Vivado集成设计环境_
Xilinx FPGA设计权威指南 0

编程语言：其他大小：金币：上传人：32332 发布日期：2023-03-26

Xilinx设计环境的详细介绍书籍，对Vivado开发环境进行了详细描述和介绍，可以使读者对FPGA的开发流程有深入的了解。Vivado的集成环境较为复杂，通过本书可以对此环境入门。
Yolov2复现所需文件.rar 2

编程语言：其他大小：金币：上传人：wjd2002xx 发布日期：2023-02-02

Yolov2复现所需的hls、vivado和jupyter notebook文件，配合https://blog.csdn.net/qq_42334072/article/details/106732404食用更佳

上一页 1 2 3 4 5 6 7 8 下一页

热门下载