verilo_讯易软件-源码之巅峰

当前位置：> TAG标签 > verilo

Verilog HDL 程序设计与实践可编辑版本 0

编程语言：其他大小：金币：上传人：ligangyuer 发布日期：2023-07-31

Verilog HDL 程序设计与实践本书是主要是针对对于Verilog没有大体了解，小白入门的人,可以较好的理解 Verilog用处，本PDF已经进行过脱密处理，可以进行编辑。
黑金Sparten6开发板AX309 Verilog教程V3.2 0

编程语言：其他大小：金币：上传人：wjd2002xx 发布日期：2023-07-21

黑金Sparten6开发板AX309 Verilog教程V3.2是学习黑金Sparten6开发板AX309必不可少的材料，对于其他类型FPGA的学习也有重要指导意义
Verilog HDL高级数字设计（第2版）中文 0

编程语言：其他大小：金币：上传人：fuaoxing55 发布日期：2023-07-18

Verilog HDL高级数字设计(第2版) 中文高清版.part2
Verilog HDL高级数字设计（第2版）中文 0

编程语言：其他大小：金币：上传人：haoyisheng 发布日期：2023-07-18

内容包括：集成电路芯片系统的建模、电路结构权衡、流水、多核微处理器、功能验证、时序分析、测试平台、故障模拟、可测性设计、逻辑综合、后综合验证等集成电路系统的前后端
Verilog HDL高级数字设计（第2版）中文 0

编程语言：其他大小：金币：上传人：huaihuan 发布日期：2023-07-17

内容包括：集成电路芯片系统的建模、电路结构权衡、流水、多核微处理器、功能验证、时序分析、测试平台、故障模拟、可测性设计、逻辑综合、后综合验证等集成电路系统的前后端
Verilog HDL经典黑金资料入门教程+精讲 0

编程语言：其他大小：金币：上传人：kbls57736 发布日期：2023-07-08

Verilog HDL经典黑金资料（入门教程+实例精讲+百例设计）
Verilog数字系统设计教程[夏宇闻]第四 10

编程语言：其他大小：金币：上传人：wjd2002xx 发布日期：2023-07-02

《Verilog数字系统设计教程[夏宇闻]第四版》PPT课件最新版
AXI4-Lite仿真样例-AXI-VIP.zip 0

编程语言：其他大小：金币：上传人：chaoshanxx 发布日期：2023-06-17

Xilinx AXI 验证 IP (VIP)作为AXI4-lite master 仿真验证AXI4-lite slave。样例工程。
Vivado2017.4平台下简单波形代码 0

编程语言：其他大小：金币：上传人：chaoshanxx 发布日期：2023-06-16

本代码为在Vivado2017.4版本下基于FPGA开发的产生简单波形信号Verilog VHDL代码，波形包括正余弦波，方波，锯齿波，三角波，2PSK,2ASK,FM,AM四种调制信号，是使用DDS IP核产生的，项目可以在
基于SOPC的数字电子时钟设计.rar 0

编程语言：其他大小：金币：上传人：haoyisheng 发布日期：2022-12-13

学校课设题目，采用quartus II与NIOS软件，硬件语言采用Verilog。材料有课设报告，整个工程，可以软件上直接运行。实现功能：1.显示部分：数码管显示，lcd显示，VGA大屏显示.2.数字电子时
三级流水线CPU 0

编程语言：其他大小：金币：上传人：kbls57736 发布日期：2022-08-09

三级流水线CPU的实现成功在FPGA开发板上通过此CPU实现流水灯的运行。该CPU实现了十多条常用指令，代码中含有指令结构和详细介绍。通过DEBUG分析，最后得到的频率有200多M
基于FPGA直流电机的速度闭环PID控制 0

编程语言：其他大小：金币：上传人：pppxxx 发布日期：2021-06-18

基于FPGA直流电机的速度闭环PID控制，采用硬件描述语言实现直流电机速度控制系统的设计，主要完成以下功能：电机加速、电机减速、电机定速及速度检测等功能的实现。
AES256verilog代码 0

编程语言：其他大小：金币：上传人：rtesd 发布日期：2021-06-18

AES为分组密码，分组密码也就是把明文分成一组一组的，每组长度相等，每次加密一组数据，直到加密完整个明文。在AES标准规范中，分组长度只能是128位，也就是说，每个分组为16个字
Verilog语言实现CRC校验 0

编程语言：其他大小：金币：上传人：huaihuan 发布日期：2021-06-18

功能：输入多个8bit数据，输出16bitCRC值，用的多项式是CRC8005，通过修改例程中的某字节（程序中有注明），可以实现CRC1021
verilog 实现的0-9 计数器数码管显示 0

编程语言：其他大小：金币：上传人：97804a 发布日期：2021-06-14

verilog 0-9计数器数码管显示,在实验箱上进行过测试的！！
基于FPGA的ADF4351驱动程序 0

编程语言：其他大小：金币：上传人：pppxxx 发布日期：2021-06-11

基于FPGA的ADF4351驱动程序，经过多次验证可行，以IP方式调用，代码清晰明朗，很容易理解，不清楚的可以联系
二进制转换为十进制Verilog代码 0

编程语言：其他大小：金币：上传人：chaoshanxx 发布日期：2021-06-05

适用于将二进制数转换为十进制，A为十进制，B为二进制。{A,B}每次左移一位，判断A的每四位是否＞4，若大于四则+3，否则保持不变；B为多少位二进制数则左移多少次。最终A是B转换成十
timer verilog 0

编程语言：其他大小：金币：上传人：chaoshanxx 发布日期：2021-06-02

采用硬件描述语言verilogHDL写timer,采用golden模型（简单的），用modelsim软件仿真，含整个project。
基于verilog的DDS设计 0

编程语言：其他大小：金币：上传人：kbls57736 发布日期：2021-06-02

设计一个完整的DDS波形发生器模块，可实现频率、相位可调，三种波形。(1) 模式控制：正弦波／三角波／矩形波(2) 频率控制：直接设置频率值(3) ROM表地址长度2^8=256、数据位宽10位(4) 分
verilog实现图像翻转程序 0

编程语言：其他大小：金币：上传人：32332 发布日期：2021-05-29

已经完美实现bmp位图的翻转，任意24位bmp均可实现，其他位图请自行调整相关行代码。

热门下载