源码之巅峰
全部资源
全部资源
C/C++
C#
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
数据库
模板
其他
上传
VIP购买
登录
注册账号
C#
C/C++
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
数据库
模板
AI
其他
当前位置：> TAG标签 >
半加器
使用Verilog编写的由半加器构成的16位
0
编程语言：
其他
大小：
金币：
上传人：rtesd
发布日期：2021-06-14
综述：使用Verilog编写的由半加器构成的16位全加器。该16位的全加器采用结构化设计，由4个4位的全加器构成；4位全加器由4个1位的全加器构成；1位全加器由2个半加器和1个与门构成。上
基于VHDL和quartusII的全加器的设计.ra
0
编程语言：
其他
大小：
金币：
上传人：chaoshanxx
发布日期：2021-05-13
该资源是基于VHDL语言在Quartus平台上实现全加器的设计采用顶层和底层的设计 底层的半加器用VHDL或者原理图来实现
（Multisim数电仿真指导半加器和全加器
0
编程语言：
其他
大小：
金币：
上传人：kbls57736
发布日期：2021-01-07
教你怎么使用multisim做数电的仿真实验，mlitisim7,multisim8,multisim10都适用。
3条
热门下载
（Multisim数电仿真指导半加器和全加器
基于VHDL和quartusII的全加器的设计.ra
使用Verilog编写的由半加器构成的16位
川公网安备 51152502000135号川公网安备 51152502000135号