附加功能_讯易软件-源码之巅峰

源码之巅峰

当前位置：> TAG标签 > 附加功能

基于FPGA的Verilog语言的计时器和倒计时 0

编程语言：其他大小：金币：上传人：ligangyuer 发布日期：2021-01-01

功能描述：1.计时器：24小时计时器由2个60进制加计数器和I个24进制加计数器构成，输入CLK为1Hz(秒)的时钟，经过60进制加计数后产生1分钟的进位时钟信号，再经过60进制加计数后产生I小

1条

热门下载

基于FPGA的Verilog语言的计时器和倒计时