全部资源
全部资源
C/C++
C#
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
数据库
模板
其他
  • 专用键盘接口芯片的一种CPLD实现方案 0
    编程语言：其他 大小：97KB 金币：2 上传人：shangyou88 发布日期：2026-01-19
    对用于单片机的键盘子系统的专用键盘接口芯片进行功能分析，就芯片中核心部件的时序设计进行状态描述，并利用可编程逻辑技术和原理输入方式对键盘接口芯片的内部结构加以实现
    标签： 键盘子系统 专用键盘接口 CPLD 状态描述
  • 乘积项结构PLD的逻辑实现原理 0
    编程语言：其他 大小：86KB 金币：2 上传人：fuaoxing55 发布日期：2026-01-19
    采用这种结构的PLD芯片有：Altera的MAX7000，MAX3000系列（EEPROM工艺）,Xilinx的XC9500系列（Flash工艺）和Lattice,Cypress的大部分产品（EEPROM工艺）
    标签： CPLD
  • 一种基于CPLD的超声波测厚系统的设计 0
    编程语言：其他 大小：138KB 金币：2 上传人：haoyisheng 发布日期：2026-01-19
    绍了超声波测犀以及用CPLD来实现测量控制与数据处理的原理，并着重介绍了一些具体的处理方法。通过温度补偿的方法对传播速度予以校正，系统能实时地测量数据，具有硬件结构简单
    标签： CPLD
  • 采用CPLD/FPGA的VHDL语言电路优化原理设计 0
    编程语言：其他 大小：91KB 金币：2 上传人：haoyisheng 发布日期：2026-01-19
    使用VHDL进行CPLD/FPGA电路设计时，要根据实际项目的具体情况，合理地划分项目功能，并用VHDL实现相应的功能模块。用模块来构建系统，可有效地优化模块间的结构和减少系统的冗余度，
    标签： CPLD／FPGA VHDL语言 电路优化 电子竞赛
  • FPGA与CPLD的分类及辨别它们的方法 0
    编程语言：其他 大小：52KB 金币：2 上传人：haoyisheng 发布日期：2026-01-19
    FPGA与CPLD的辨别和分类主要是根据其结构特点和工作原理。
    标签： FPGA CPLD
  • FPGA与CPLD的辨别和分类 0
    编程语言：其他 大小：52KB 金币：2 上传人：kbls57736 发布日期：2026-01-19
    本文主要根据FPGA与CPLD的结构特点和工作原理进行分类和辨别
    标签： FPGA CPLD 工作原理 结构特点
  • 多路数据采集系统中FIFo的设计 0
    编程语言：其他 大小：157KB 金币：2 上传人：wjd2002xx 发布日期：2026-01-19
    首先介绍了多路数据采集系统的总体设计、FIFO芯片IDT7202。然后分别分析了FIFO与CPLD、AD接口的设计方法。由16位模数转换芯片AD976完成模拟量至位数字量的转换，由ATERA公司的可编程逻辑
    标签： 多路 数据采集 FIFO 文章
  • 一种高性能低噪声数据采集卡的设计 0
    编程语言：C/C++ 大小：495KB 金币：2 上传人：huaihuan 发布日期：2026-01-19
    针对目前国内USB接口的数据采集产品存在精度低、采样率低、数据传输速率低的问题,设计了一种高性能低噪声数据采集卡。该数据采集卡采用高速差分放大器AD8132进行前置放大;采用CP
    标签： 其他
  • 多路信号采集器的硬件电路设计 0
    编程语言：其他 大小：81KB 金币：2 上传人：pppxxx 发布日期：2026-01-19
    本文详细介绍多路信号采集系统的实现方案、组成结构及其特性。整个采集系统完成对13路模数混合信号的采样,采样精度为12位,每路信号采样频率不低于12.5kHZ。系统包括模拟开关、测量
    标签： 数据采集 异步串行通信 CPLD 硬件设计
  • 基于CPLD的高分辨率AD转换电路设计 0
    编程语言：其他 大小：557KB 金币：2 上传人：97804a 发布日期：2026-01-18
    导读： 本文从仪器仪表应用领域对温控的需求方面出发，设计了具有高精度、低温漂的16位AD转换电路。模拟输入电压为0 - 100 mV，通过精准的放大和偏置后送给AD652进行V /F变换，转换出
    标签： CPLD AD转换 电路设计
  • 深入浅出玩转FPGA-CPLD-部分例程源码. 0
    编程语言：其他 大小：2.47MB 金币：2 上传人：haoyisheng 发布日期：2026-01-18
    深入浅出玩转FPGA-CPLD-部分例程源码.详细源码教学，一步步教你学习FPGA与CPLD
    标签： FPGA-CPLD
  • 可适用于CPLD编程的在线烧录软件 0
    编程语言：其他 大小：2.49MB 金币：2 上传人：pppxxx 发布日期：2026-01-18
    此款校软件是用于FPGA编程时的与编程软件相配套使用的烧录软件
    标签： CPLD
  • 浅谈FPGA/CPLD的复位电路设计 0
    编程语言：其他 大小：70KB 金币：2 上传人：wjd2002xx 发布日期：2026-01-18
    本文主要对FPGA/CPLD的复位电路设计进行了说明。
    标签： FPGA CPLD 复位电路 硬件设计
  • 一种基于单片机的数字频率计的实现 0
    编程语言：其他 大小：634KB 金币：2 上传人：huaihuan 发布日期：2026-01-18
    设计一种以单片机AT89C51为核心的数字频率计，介绍了单片机、数字译码和显示单元的组成及工作原理。测量时，将被测输入信号送给单片机，通过程序控制计数，结果送译码器74- LS145与
    标签： 数字频率计 AT89C51 课设毕设
  • 基于EDA技术的数字频率计的设计 0
    编程语言：其他 大小：64KB 金币：2 上传人：32332 发布日期：2026-01-18
    本文采用EDA设计方法,把数字频率计系统组建分解成若干个功能模块进行设计描述,选用Altera公司生产的FPGA产品FLEX10K系列的 EPF10K10LC84-4芯片,下载适配后,便可以在数码管上显示出待测频率
    标签： EDA技术 数字频率计 课程设计 文章
  • 有VHDL实现数字频率计 0
    编程语言：其他 大小：157KB 金币：2 上传人：97804a 发布日期：2026-01-18
    采用测频法设计一个4位十进制数字显示的数字频率计，其测频的范围为1-9999HZ，设计的精度为1HZ,并能用4位数码管显示其频率。频率计有闸门电路，计数器和显示电路构成。
    标签： VHDL EDA技术
  • 六位十进制数字频率计 0
    编程语言：其他 大小：6.14MB 金币：2 上传人：fuaoxing55 发布日期：2026-01-18
    数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。随着现场可编程门阵列FPGA的广泛应用
    标签： 数字频率计
  • 基于VHDL的数字系统层次化设计方法 0
    编程语言：其他 大小：209KB 金币：2 上传人：chaoshanxx 发布日期：2026-01-18
    通过对数字频率计系统的设计，介绍了基于VHDL语言的数字系统层次化设计方法。首先将数字系统按功能划分为不同的模块，各模块电路的设计通过VHDL语言编程实现，然后建立顶层电路原
    标签： EDA技术 VHDL 数字系统 CPLD
  • 基于STM32和CPLD可编程逻辑器件的等精度测频 0
    编程语言：其他 大小：123KB 金币：2 上传人：32332 发布日期：2026-01-18
    电子工程、资源勘探、仪器仪表等相关应用中，频率测量是电子测量技术中最基本最常见的测量之一，频率计也是工程技术人员必不可少的测量工具。
    标签： STM32 CPLD 等精度测频
  • 基于EDA技术设计数字频率计 0
    编程语言：其他 大小：237KB 金币：2 上传人：yuyunfu 发布日期：2026-01-18
    现代EDA技术的基本特征是采用高级语言描述，具有系统级仿真和综合能力.而VHDL语言有强大的行为描述能力和多层次的仿真模拟，程序结构规范，设计效率较高，利用VHDL语言和CPLD器件设
    标签： EDA技术 VHDL的设计实现 数字频率计 文章
1 2 3 4 5 6 7 8 9 ...50

热门下载