资源简介
该资源是基于VHDL语言在Quartus平台上实现全加器的设计
采用顶层和底层的设计 底层的半加器用VHDL或者原理图来实现
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 762 2020-06-09 12:46 full_adder\db\full_adder.(0).cnf.cdb
文件 528 2020-06-09 12:46 full_adder\db\full_adder.(0).cnf.hdb
文件 628 2020-06-09 12:52 full_adder\db\full_adder.(1).cnf.cdb
文件 403 2020-06-09 12:52 full_adder\db\full_adder.(1).cnf.hdb
文件 2037 2020-06-09 12:52 full_adder\db\full_adder.asm.qmsg
文件 362022 2020-06-09 12:52 full_adder\db\full_adder.asm_labs.ddb
文件 92 2020-06-09 13:21 full_adder\db\full_adder.cbx.xml
文件 405 2020-06-09 12:52 full_adder\db\full_adder.cmp.bpm
文件 1861 2020-06-09 12:52 full_adder\db\full_adder.cmp.cdb
文件 28 2020-06-09 12:52 full_adder\db\full_adder.cmp.ecobp
文件 6395 2020-06-09 12:52 full_adder\db\full_adder.cmp.hdb
文件 9658 2020-06-09 12:52 full_adder\db\full_adder.cmp.logdb
文件 20856 2020-06-09 12:52 full_adder\db\full_adder.cmp.rdb
文件 1254 2020-06-09 12:52 full_adder\db\full_adder.cmp.tdb
文件 90877 2020-06-09 12:52 full_adder\db\full_adder.cmp0.ddb
文件 1314 2020-06-09 12:52 full_adder\db\full_adder.cmp_bb.cdb
文件 6327 2020-06-09 12:52 full_adder\db\full_adder.cmp_bb.hdb
文件 60 2020-06-09 12:52 full_adder\db\full_adder.cmp_bb.logdb
文件 523 2020-06-09 12:52 full_adder\db\full_adder.cmp_bb.rcf
文件 0 2020-06-09 13:21 full_adder\db\full_adder.dbp
文件 137 2020-06-09 12:35 full_adder\db\full_adder.db_info
文件 161 2020-06-09 13:22 full_adder\db\full_adder.eco.cdb
文件 3 2020-06-09 13:21 full_adder\db\full_adder.eds_overflow
文件 20598 2020-06-09 12:52 full_adder\db\full_adder.fit.qmsg
文件 798 2020-06-09 13:21 full_adder\db\full_adder.fnsim.cdb
文件 6621 2020-06-09 13:21 full_adder\db\full_adder.fnsim.hdb
文件 3617 2020-06-09 13:21 full_adder\db\full_adder.fnsim.qmsg
文件 435 2020-06-09 13:21 full_adder\db\full_adder.hier_info
文件 1149 2020-06-09 12:52 full_adder\db\full_adder.hif
文件 405 2020-06-09 12:52 full_adder\db\full_adder.map.bpm
............此处省略285个文件信息
----------- --------- ---------- ----- ----
文件 762 2020-06-09 12:46 full_adder\db\full_adder.(0).cnf.cdb
文件 528 2020-06-09 12:46 full_adder\db\full_adder.(0).cnf.hdb
文件 628 2020-06-09 12:52 full_adder\db\full_adder.(1).cnf.cdb
文件 403 2020-06-09 12:52 full_adder\db\full_adder.(1).cnf.hdb
文件 2037 2020-06-09 12:52 full_adder\db\full_adder.asm.qmsg
文件 362022 2020-06-09 12:52 full_adder\db\full_adder.asm_labs.ddb
文件 92 2020-06-09 13:21 full_adder\db\full_adder.cbx.xm
文件 405 2020-06-09 12:52 full_adder\db\full_adder.cmp.bpm
文件 1861 2020-06-09 12:52 full_adder\db\full_adder.cmp.cdb
文件 28 2020-06-09 12:52 full_adder\db\full_adder.cmp.ecobp
文件 6395 2020-06-09 12:52 full_adder\db\full_adder.cmp.hdb
文件 9658 2020-06-09 12:52 full_adder\db\full_adder.cmp.logdb
文件 20856 2020-06-09 12:52 full_adder\db\full_adder.cmp.rdb
文件 1254 2020-06-09 12:52 full_adder\db\full_adder.cmp.tdb
文件 90877 2020-06-09 12:52 full_adder\db\full_adder.cmp0.ddb
文件 1314 2020-06-09 12:52 full_adder\db\full_adder.cmp_bb.cdb
文件 6327 2020-06-09 12:52 full_adder\db\full_adder.cmp_bb.hdb
文件 60 2020-06-09 12:52 full_adder\db\full_adder.cmp_bb.logdb
文件 523 2020-06-09 12:52 full_adder\db\full_adder.cmp_bb.rcf
文件 0 2020-06-09 13:21 full_adder\db\full_adder.dbp
文件 137 2020-06-09 12:35 full_adder\db\full_adder.db_info
文件 161 2020-06-09 13:22 full_adder\db\full_adder.eco.cdb
文件 3 2020-06-09 13:21 full_adder\db\full_adder.eds_overflow
文件 20598 2020-06-09 12:52 full_adder\db\full_adder.fit.qmsg
文件 798 2020-06-09 13:21 full_adder\db\full_adder.fnsim.cdb
文件 6621 2020-06-09 13:21 full_adder\db\full_adder.fnsim.hdb
文件 3617 2020-06-09 13:21 full_adder\db\full_adder.fnsim.qmsg
文件 435 2020-06-09 13:21 full_adder\db\full_adder.hier_info
文件 1149 2020-06-09 12:52 full_adder\db\full_adder.hif
文件 405 2020-06-09 12:52 full_adder\db\full_adder.map.bpm
............此处省略285个文件信息
- 上一篇:玩转数据结构从入门到进阶.txt
- 下一篇:easyconnect检查与修复
相关资源
- 二维dct源代码
- VHDL 音乐播放器
- 江南大学计算机组成原理期末设计,
- 基于QuartusII的交通灯设计EDA实验(V
- VHDL习题及答案
- Quartus软件入门及双向数据流总线的设
- AD9826 VHDL 驱动
- VHDL语言编写的售邮票状态机
- VHDL语言编写的38译码器
- vhdl实现串并转换和并串转换 包含代码
- 基于FPGA的12864液晶显示 VHDL
- 直流电机的PWM控制 基于VHDL语言,详细
- vhdl 与lcd1602
- 串并转换之VHDL
- EDA实验——矩阵键盘的VHDL程序
- VHDL全加器设计以及ALU设计报告+全代码
- VHDL 0-99计数器
- 用VHDL设计CRC发生器和校验器
- VHDL的延时程序
- 快速傅里叶变换FFT的VHDL代码
- BPSK的VHDL语言源代码
- VHDL洗衣机控制器课程设计.doc
- 基于VHDL语言的循环码编译码系统的设
- vhdl洗衣机控制系统
- 单片机数字万年历--VHDL全套资料
- vhdl延时程序
- 使用硬连线控制器的CPU设计
- 8051IP核Verilog和VHDL代码全集D:DW8051(
- VHDL密码锁、十进制计数器的设计
- FPGA_VHDL 自动售货机
评论
共有 条评论