资源简介
该资源是基于VHDL语言在Quartus平台上实现全加器的设计
采用顶层和底层的设计 底层的半加器用VHDL或者原理图来实现

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 762 2020-06-09 12:46 full_adder\db\full_adder.(0).cnf.cdb
文件 528 2020-06-09 12:46 full_adder\db\full_adder.(0).cnf.hdb
文件 628 2020-06-09 12:52 full_adder\db\full_adder.(1).cnf.cdb
文件 403 2020-06-09 12:52 full_adder\db\full_adder.(1).cnf.hdb
文件 2037 2020-06-09 12:52 full_adder\db\full_adder.asm.qmsg
文件 362022 2020-06-09 12:52 full_adder\db\full_adder.asm_labs.ddb
文件 92 2020-06-09 13:21 full_adder\db\full_adder.cbx.xml
文件 405 2020-06-09 12:52 full_adder\db\full_adder.cmp.bpm
文件 1861 2020-06-09 12:52 full_adder\db\full_adder.cmp.cdb
文件 28 2020-06-09 12:52 full_adder\db\full_adder.cmp.ecobp
文件 6395 2020-06-09 12:52 full_adder\db\full_adder.cmp.hdb
文件 9658 2020-06-09 12:52 full_adder\db\full_adder.cmp.logdb
文件 20856 2020-06-09 12:52 full_adder\db\full_adder.cmp.rdb
文件 1254 2020-06-09 12:52 full_adder\db\full_adder.cmp.tdb
文件 90877 2020-06-09 12:52 full_adder\db\full_adder.cmp0.ddb
文件 1314 2020-06-09 12:52 full_adder\db\full_adder.cmp_bb.cdb
文件 6327 2020-06-09 12:52 full_adder\db\full_adder.cmp_bb.hdb
文件 60 2020-06-09 12:52 full_adder\db\full_adder.cmp_bb.logdb
文件 523 2020-06-09 12:52 full_adder\db\full_adder.cmp_bb.rcf
文件 0 2020-06-09 13:21 full_adder\db\full_adder.dbp
文件 137 2020-06-09 12:35 full_adder\db\full_adder.db_info
文件 161 2020-06-09 13:22 full_adder\db\full_adder.eco.cdb
文件 3 2020-06-09 13:21 full_adder\db\full_adder.eds_overflow
文件 20598 2020-06-09 12:52 full_adder\db\full_adder.fit.qmsg
文件 798 2020-06-09 13:21 full_adder\db\full_adder.fnsim.cdb
文件 6621 2020-06-09 13:21 full_adder\db\full_adder.fnsim.hdb
文件 3617 2020-06-09 13:21 full_adder\db\full_adder.fnsim.qmsg
文件 435 2020-06-09 13:21 full_adder\db\full_adder.hier_info
文件 1149 2020-06-09 12:52 full_adder\db\full_adder.hif
文件 405 2020-06-09 12:52 full_adder\db\full_adder.map.bpm
............此处省略285个文件信息
----------- --------- ---------- ----- ----
文件 762 2020-06-09 12:46 full_adder\db\full_adder.(0).cnf.cdb
文件 528 2020-06-09 12:46 full_adder\db\full_adder.(0).cnf.hdb
文件 628 2020-06-09 12:52 full_adder\db\full_adder.(1).cnf.cdb
文件 403 2020-06-09 12:52 full_adder\db\full_adder.(1).cnf.hdb
文件 2037 2020-06-09 12:52 full_adder\db\full_adder.asm.qmsg
文件 362022 2020-06-09 12:52 full_adder\db\full_adder.asm_labs.ddb
文件 92 2020-06-09 13:21 full_adder\db\full_adder.cbx.xm
文件 405 2020-06-09 12:52 full_adder\db\full_adder.cmp.bpm
文件 1861 2020-06-09 12:52 full_adder\db\full_adder.cmp.cdb
文件 28 2020-06-09 12:52 full_adder\db\full_adder.cmp.ecobp
文件 6395 2020-06-09 12:52 full_adder\db\full_adder.cmp.hdb
文件 9658 2020-06-09 12:52 full_adder\db\full_adder.cmp.logdb
文件 20856 2020-06-09 12:52 full_adder\db\full_adder.cmp.rdb
文件 1254 2020-06-09 12:52 full_adder\db\full_adder.cmp.tdb
文件 90877 2020-06-09 12:52 full_adder\db\full_adder.cmp0.ddb
文件 1314 2020-06-09 12:52 full_adder\db\full_adder.cmp_bb.cdb
文件 6327 2020-06-09 12:52 full_adder\db\full_adder.cmp_bb.hdb
文件 60 2020-06-09 12:52 full_adder\db\full_adder.cmp_bb.logdb
文件 523 2020-06-09 12:52 full_adder\db\full_adder.cmp_bb.rcf
文件 0 2020-06-09 13:21 full_adder\db\full_adder.dbp
文件 137 2020-06-09 12:35 full_adder\db\full_adder.db_info
文件 161 2020-06-09 13:22 full_adder\db\full_adder.eco.cdb
文件 3 2020-06-09 13:21 full_adder\db\full_adder.eds_overflow
文件 20598 2020-06-09 12:52 full_adder\db\full_adder.fit.qmsg
文件 798 2020-06-09 13:21 full_adder\db\full_adder.fnsim.cdb
文件 6621 2020-06-09 13:21 full_adder\db\full_adder.fnsim.hdb
文件 3617 2020-06-09 13:21 full_adder\db\full_adder.fnsim.qmsg
文件 435 2020-06-09 13:21 full_adder\db\full_adder.hier_info
文件 1149 2020-06-09 12:52 full_adder\db\full_adder.hif
文件 405 2020-06-09 12:52 full_adder\db\full_adder.map.bpm
............此处省略285个文件信息
- 上一篇:玩转数据结构从入门到进阶.txt
- 下一篇:easyconnect检查与修复
相关资源
- 八三编码器设计 VHDL代码 简单,包附
- 数字频率合成dds正弦波基于FPGA的DDS产
- 3人表决器 QuartusII
- 六路智能抢答器VHDL语言
- vhdl与lcd1602实现的多控制电子钟
- 曼彻斯特编解码_同步QuartusII工程
- verilog的PCI源代码,非常详细,顶层模
- ASK调制与解调VHDL程序及仿真
- 红外循迹小车VHDL程序
- VHDL学习及实例(100个例子)
- VHDL 7人表决器
- CPLD Verilog数字密码锁 源码
- VHDL语言编写的100实用的例程
- VHDL写的四人抢答器
- lcd12864的VHDL程序
- 基于VHDL的交通灯控制器设计
- VHDL带分频功能的函数发生器实现六种
- 用quartus 2编的全加器(原理图输入)
- ETC中FM0解码器的设计
- FPGA最全面的VHDL例程源码
- 《VHDL基础及经典开发》电子书及代码
- Quartusii十字交叉路口三色交通灯设计
- 超全VHDL教程资料打包
- VHDL简易交通灯设计 quartus 2
- 交通信号灯vhdl课程设计
- VHDL交通灯
- 基于quartus II的VHDL数字钟设计
- 2.5分频VHDL源程序
- 8位二进制计数器vhdl源程序及原理图
- 数字式秒表设计vhdl
评论
共有 条评论