-
大小: 380.66 KB文件类型: .rar金币: 1下载: 0 次发布日期: 2024-09-16
- 语言: 其他
- 标签: QuartusII6.0 Verilog
资源简介
基于硬件描述语言Verilog编写的可编程器件CPLD数字密码锁程序,用QuartusII软件打开工程文件,管脚的分配需根据自己具体的开发板去分配。
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 2621 2008-09-17 14:22 yuanlituzuizhong\baojing.bsf
文件 1563 2008-09-17 13:34 yuanlituzuizhong\baojing.qpf
文件 482 2008-09-17 14:18 yuanlituzuizhong\baojing.v
文件 3 2008-09-28 10:41 yuanlituzuizhong\cmp_state.ini
文件 2402 2008-09-17 14:23 yuanlituzuizhong\fenpin.bsf
文件 1562 2008-09-17 13:35 yuanlituzuizhong\fenpin.qpf
文件 643 2008-09-17 14:19 yuanlituzuizhong\fenpin.v
文件 4259 2008-09-28 10:34 yuanlituzuizhong\jianpan.bsf
文件 1563 2008-09-17 13:36 yuanlituzuizhong\jianpan.qpf
文件 3421 2008-09-28 10:08 yuanlituzuizhong\jianpan.v
文件 5085 2008-09-28 10:38 yuanlituzuizhong\mima.bsf
文件 1560 2008-09-17 13:38 yuanlituzuizhong\mima.qpf
文件 4371 2008-09-28 10:38 yuanlituzuizhong\mima.v
文件 16953 2008-09-28 10:38 yuanlituzuizhong\yuanlitu.bdf
文件 287 2008-09-28 10:41 yuanlituzuizhong\yuanlitu.cdf
文件 26 2009-03-27 10:28 yuanlituzuizhong\yuanlitu.done
文件 74089 2008-09-28 10:39 yuanlituzuizhong\yuanlitu.fit.eqn
文件 317 2009-03-27 10:27 yuanlituzuizhong\yuanlitu.fit.summary
文件 70641 2008-09-28 10:39 yuanlituzuizhong\yuanlitu.map.eqn
文件 251 2009-03-27 10:27 yuanlituzuizhong\yuanlitu.map.summary
文件 20413 2009-03-27 10:27 yuanlituzuizhong\yuanlitu.pin
文件 16632 2009-03-27 10:28 yuanlituzuizhong\yuanlitu.pof
文件 1564 2008-09-17 14:17 yuanlituzuizhong\yuanlitu.qpf
文件 3794 2009-03-27 10:27 yuanlituzuizhong\yuanlitu.qsf
文件 1800 2009-03-27 10:28 yuanlituzuizhong\yuanlitu.tan.summary
文件 173 2009-03-27 10:27 yuanlituzuizhong\db\yuanlitu.tis_db_list.ddb
文件 1431 2009-03-27 10:27 yuanlituzuizhong\db\yuanlitu.rtlv_sg_swap.cdb
文件 13178 2009-03-27 10:27 yuanlituzuizhong\db\yuanlitu.pre_map.cdb
文件 4 2009-03-27 10:27 yuanlituzuizhong\db\yuanlitu.map.logdb
文件 43220 2009-03-27 10:27 yuanlituzuizhong\db\yuanlitu.map.qmsg
............此处省略65个文件信息
----------- --------- ---------- ----- ----
文件 2621 2008-09-17 14:22 yuanlituzuizhong\baojing.bsf
文件 1563 2008-09-17 13:34 yuanlituzuizhong\baojing.qpf
文件 482 2008-09-17 14:18 yuanlituzuizhong\baojing.v
文件 3 2008-09-28 10:41 yuanlituzuizhong\cmp_state.ini
文件 2402 2008-09-17 14:23 yuanlituzuizhong\fenpin.bsf
文件 1562 2008-09-17 13:35 yuanlituzuizhong\fenpin.qpf
文件 643 2008-09-17 14:19 yuanlituzuizhong\fenpin.v
文件 4259 2008-09-28 10:34 yuanlituzuizhong\jianpan.bsf
文件 1563 2008-09-17 13:36 yuanlituzuizhong\jianpan.qpf
文件 3421 2008-09-28 10:08 yuanlituzuizhong\jianpan.v
文件 5085 2008-09-28 10:38 yuanlituzuizhong\mima.bsf
文件 1560 2008-09-17 13:38 yuanlituzuizhong\mima.qpf
文件 4371 2008-09-28 10:38 yuanlituzuizhong\mima.v
文件 16953 2008-09-28 10:38 yuanlituzuizhong\yuanlitu.bdf
文件 287 2008-09-28 10:41 yuanlituzuizhong\yuanlitu.cdf
文件 26 2009-03-27 10:28 yuanlituzuizhong\yuanlitu.done
文件 74089 2008-09-28 10:39 yuanlituzuizhong\yuanlitu.fit.eqn
文件 317 2009-03-27 10:27 yuanlituzuizhong\yuanlitu.fit.summary
文件 70641 2008-09-28 10:39 yuanlituzuizhong\yuanlitu.map.eqn
文件 251 2009-03-27 10:27 yuanlituzuizhong\yuanlitu.map.summary
文件 20413 2009-03-27 10:27 yuanlituzuizhong\yuanlitu.pin
文件 16632 2009-03-27 10:28 yuanlituzuizhong\yuanlitu.pof
文件 1564 2008-09-17 14:17 yuanlituzuizhong\yuanlitu.qpf
文件 3794 2009-03-27 10:27 yuanlituzuizhong\yuanlitu.qsf
文件 1800 2009-03-27 10:28 yuanlituzuizhong\yuanlitu.tan.summary
文件 173 2009-03-27 10:27 yuanlituzuizhong\db\yuanlitu.tis_db_list.ddb
文件 1431 2009-03-27 10:27 yuanlituzuizhong\db\yuanlitu.rtlv_sg_swap.cdb
文件 13178 2009-03-27 10:27 yuanlituzuizhong\db\yuanlitu.pre_map.cdb
文件 4 2009-03-27 10:27 yuanlituzuizhong\db\yuanlitu.map.logdb
文件 43220 2009-03-27 10:27 yuanlituzuizhong\db\yuanlitu.map.qmsg
............此处省略65个文件信息
- 上一篇:DICOM图像读取以及窗宽,窗位调整
- 下一篇:驼鸟简谱编辑器V1.0
相关资源
- verilog 实现任意分频方法
- DE2模拟的交通红绿灯
- SPI Master 的Verilog源代码
- 基于VGA的Flappy Bird的Verilog实现(源码
- 数字钟
- Verilog的135个经典设计
- verilog 4×4矩阵键盘
- Quartus EDA交通灯控制电路的设计实训报
- FPGA按键消抖
- 用Verilog语言写的CPLD和MCU通讯的SPI接口
- ARM9指令cache的verilog代码
- ddr_verilog
- FPGA实现单极性SPWM调制
- uart_tx.zip
- 基于Verilog的cordic反正切FPGA例程
- SystemVerilog验证测试平台编写指南(中
- Quartusii十字交叉路口三色交通灯设计
- 基于Verilog的交通灯设计EDA课程设计
- 数字信号处理的FPGA实现Verilog源码
- verilog硬件描述语言程序设计与实践教
- Ultraedit环境下配置verilog语法高亮的字
- 8 位cpu的verilog
- 中值滤波算法Quartus实现
- hdb3的Verilog HDL编码
- ZEDBoard实现OV7725显示Verilog
- 简单CPU的Verilog设计
- 基于verilog的oc8051IP核
- CRC_GEN_CONFIGUABLE.rar
- Notepad Verilog 插件nppVerilog
- AES高级加密算法的verilog语言实现
评论
共有 条评论