资源简介
本资料中包含了运算器ALU的设计源码、存储器的设计源码、控制器的设计源码、还有CPU的整体设计源码
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 113152 2009-07-01 07:45 简单CPU设计\实验1 运算器设计与仿真.doc
文件 136704 2009-07-01 07:45 简单CPU设计\实验2 存储器设计与仿真.doc
文件 182272 2010-12-12 18:37 简单CPU设计\实验3 控制器设计与仿真.doc
文件 124416 2009-07-01 07:45 简单CPU设计\实验4 简单CPU设计与仿真.doc
目录 0 2012-01-12 20:37 简单CPU设计
----------- --------- ---------- ----- ----
556544 5
----------- --------- ---------- ----- ----
文件 113152 2009-07-01 07:45 简单CPU设计\实验1 运算器设计与仿真.doc
文件 136704 2009-07-01 07:45 简单CPU设计\实验2 存储器设计与仿真.doc
文件 182272 2010-12-12 18:37 简单CPU设计\实验3 控制器设计与仿真.doc
文件 124416 2009-07-01 07:45 简单CPU设计\实验4 简单CPU设计与仿真.doc
目录 0 2012-01-12 20:37 简单CPU设计
----------- --------- ---------- ----- ----
556544 5
- 上一篇:十字路口红绿灯交通情况模拟
- 下一篇:交通信号灯控制器的设计
相关资源
- 基于verilog的oc8051IP核
- 基于Tomasulo算法的32位RISC带Cache的流水
- CRC_GEN_CONFIGUABLE.rar
- Notepad Verilog 插件nppVerilog
- AES高级加密算法的verilog语言实现
- 游戏内存CPU优化
- FPGA_W5500源码
- AD7689.rar
- 论文研究 - 采用多GPU计算的陡峭三维
- iMX8系列规格书
- 16分频器的Verilog HDL程序源代码
- 1300RMB左右的主板+CPU+显卡最佳方案
- 10/100/1000M以太网verilog hdl实现源码
- 富士康H61S主板最新BIOS,支持22NCPU
- CPU课设-戴凯旋-2017212603.rar
- 反应计时器设计+毫秒计时器+延时计数
- CPU卡读卡程序,STM32控制,可以直接用
- ad5305控制程序
- pytorch-1.4.0-py3.7_cpu_0.tar.bz2
- 精通Verilog HDL_IC设计核心技术实例详解
- FFT(快速傅里叶变换)的FPGA实现
- Verilog VGA 显示图片切换程序
- QSPI_FLASH_MODEL.zip
- 基于verilog 语言的数字电子钟设计
- 基于FPGA的十层电梯控制器.zip
- 基于Quartus II 9.0版本编写的Verilog HDL编
- TCPUDPDbg一个好用的tcp/udp工具
- 自动驾驶系列报告三---芯片篇
- 机场跑道识别算法与实现研究
- 北航计算机组成P0-P6
评论
共有 条评论