资源简介
此次的游戏由原版Flappy bird改装而来,游戏大致规则不变,增加了利用旋转编码器实现跳跃以及利用旋转编码器实现管子加速的部分,增加了一个固定位置的传送,利用声音传感器来检测声音的有无实现是否穿越的功能操作,包含计分项,利用七段数码管来显示分数。玩家可以通过开发板上的按键来实现系统重置、游戏开始、游戏暂停、再来一局等游戏状态操作;玩家可以通过开发板上的按键和旋转编码器的下按来实现小鸟的跳跃操作;玩家可以通过旋转编码器的旋转(左旋或右旋)来实现柱子移动速度的调节(减速或加速);玩家可以通过在传送位置的喊话来实现是否传送;玩家可以通过开关来决定是否双向传送
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 3016927 2020-08-10 16:07 FlappyBird.doc
文件 3825896 2020-01-05 19:00 Flappy_bird.bit
文件 56420 2020-01-05 18:57 Flappy_bird.v
文件 4718 2020-01-05 13:10 Flappy_bird.xdc
文件 1057808 2019-12-14 15:46 background_sim_netlist.v
文件 1271 2019-12-14 15:46 background_stub.v
文件 36505 2019-12-14 15:16 bird_img_sim_netlist.v
文件 1261 2019-12-14 15:16 bird_img_stub.v
文件 206455 2019-12-14 15:18 bottom_tube_img_sim_netlist.v
文件 1291 2019-12-14 15:18 bottom_tube_img_stub.v
文件 45186 2019-12-27 00:03 now_pool_sim_netlist.v
文件 1263 2019-12-27 00:03 now_pool_stub.v
文件 45186 2019-12-27 00:01 pre_pool_sim_netlist.v
文件 1263 2019-12-27 00:01 pre_pool_stub.v
文件 206272 2019-12-14 15:20 top_tube_img_sim_netlist.v
文件 1279 2019-12-14 15:20 top_tube_img_stub.v
----------- --------- ---------- ----- ----
文件 3016927 2020-08-10 16:07 FlappyBird.doc
文件 3825896 2020-01-05 19:00 Flappy_bird.bit
文件 56420 2020-01-05 18:57 Flappy_bird.v
文件 4718 2020-01-05 13:10 Flappy_bird.xdc
文件 1057808 2019-12-14 15:46 background_sim_netlist.v
文件 1271 2019-12-14 15:46 background_stub.v
文件 36505 2019-12-14 15:16 bird_img_sim_netlist.v
文件 1261 2019-12-14 15:16 bird_img_stub.v
文件 206455 2019-12-14 15:18 bottom_tube_img_sim_netlist.v
文件 1291 2019-12-14 15:18 bottom_tube_img_stub.v
文件 45186 2019-12-27 00:03 now_pool_sim_netlist.v
文件 1263 2019-12-27 00:03 now_pool_stub.v
文件 45186 2019-12-27 00:01 pre_pool_sim_netlist.v
文件 1263 2019-12-27 00:01 pre_pool_stub.v
文件 206272 2019-12-14 15:20 top_tube_img_sim_netlist.v
文件 1279 2019-12-14 15:20 top_tube_img_stub.v
- 上一篇:bacnet网络讲义
- 下一篇:开关电源的原理与设计 张占松编写
相关资源
- 数字钟
- Verilog的135个经典设计
- verilog 4×4矩阵键盘
- Quartus EDA交通灯控制电路的设计实训报
- FPGA按键消抖
- 用Verilog语言写的CPLD和MCU通讯的SPI接口
- ARM9指令cache的verilog代码
- ddr_verilog
- FPGA实现单极性SPWM调制
- uart_tx.zip
- 基于Verilog的cordic反正切FPGA例程
- SystemVerilog验证测试平台编写指南(中
- 基于Verilog的交通灯设计EDA课程设计
- 数字信号处理的FPGA实现Verilog源码
- verilog硬件描述语言程序设计与实践教
- Ultraedit环境下配置verilog语法高亮的字
- 8 位cpu的verilog
- 中值滤波算法Quartus实现
- hdb3的Verilog HDL编码
- ZEDBoard实现OV7725显示Verilog
- 简单CPU的Verilog设计
- 基于verilog的oc8051IP核
- CRC_GEN_CONFIGUABLE.rar
- Notepad Verilog 插件nppVerilog
- AES高级加密算法的verilog语言实现
- FPGA_W5500源码
- AD7689.rar
- 基于QuickBird影像的矿区土地利用变化
- BIRDS PACK1.02版本鸟类模型,带动画
- 16分频器的Verilog HDL程序源代码
评论
共有 条评论