资源简介
基于verilog的FPGA数字时钟,如果安装了ISE可以直接打开.xise文件下载到FPGA板上,否则可以找文件夹中的.v文件使用
代码片段和文件信息
/**********************************************************************/
/* ____ ____ */
/* / /\/ / */
/* /___/ \ / */
/* \ \ \/ */
/* \ \ Copyright (c) 2003-2009 Xilinx Inc. */
/* / / All Right Reserved. */
/* /---/ /\ */
/* \ \ / \ */
/* \___\/\___\ */
/***********************************************************************/
#include “xsi.h“
struct XSI_INFO xsi_info;
int main(int argc char **argv)
{
xsi_init_design(argc argv);
xsi_register_info(&xsi_info);
xsi_register_min_prec_unit(-12);
work_m_00000000001070939120_2824076350_init();
work_m_00000000000731508218_3009204095_init();
work_m_00000000000349660209_3876743929_init();
work_m_00000000003470496642_2215865316_init();
work_m_00000000001058542701_1532611654_init();
work_m_00000000000209265160_3219667675_init();
work_m_00000000004134447467_2073120511_init();
xsi_register_tops(“work_m_00000000000209265160_3219667675“);
xsi_register_tops(“work_m_00000000004134447467_2073120511“);
return xsi_run_simulation(argc argv);
}
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2018-04-24 20:27 clock\
文件 557 2018-04-03 16:34 clock\bcd_7seg.v
文件 427 2018-04-03 16:44 clock\c10.v
文件 517 2018-04-03 16:30 clock\c24.v
文件 435 2018-04-03 16:36 clock\c6.v
文件 251 2018-04-03 19:41 clock\c60.v
文件 1549 2018-04-03 20:06 clock\clk_ad_t.v
文件 200 2018-04-09 21:45 clock\clk_ad_t_beh.prj
文件 94720 2018-04-09 21:45 clock\clk_ad_t_isim_beh.exe
文件 13479 2018-04-09 23:00 clock\clk_ad_t_isim_beh.wdb
文件 235 2018-04-09 21:45 clock\clk_ad_t_stx_beh.prj
文件 993 2018-04-03 16:35 clock\clk_div.v
文件 18125 2018-04-24 20:29 clock\clock.gise
文件 39985 2018-04-09 21:45 clock\clock.xise
文件 456 2018-04-03 19:38 clock\clock_ad.v
文件 595 2018-04-03 19:33 clock\cl_al.v
文件 1650 2018-04-10 14:35 clock\const.ucf
文件 970 2018-04-10 18:45 clock\day24_12.v
文件 1456 2018-04-09 21:45 clock\fuse.log
文件 367 2018-04-09 21:45 clock\fuse.xmsgs
文件 232 2018-04-09 21:45 clock\fuseRelaunch.cmd
目录 0 2018-04-03 16:04 clock\ipcore_dir\
目录 0 2018-04-03 16:13 clock\iseconfig\
文件 9944 2018-04-24 20:29 clock\iseconfig\clock.projectmgr
文件 20374 2018-04-24 20:26 clock\iseconfig\main.xreport
目录 0 2018-04-09 21:45 clock\isim\
文件 47 2018-04-09 21:45 clock\isim.cmd
文件 397 2018-04-09 21:46 clock\isim.log
目录 0 2018-04-09 21:46 clock\isim\clk_ad_t_isim_beh.exe.sim\
文件 126185 2018-04-09 21:45 clock\isim\clk_ad_t_isim_beh.exe.sim\clk_ad_t_isim_beh.exe
文件 36 2018-04-09 23:00 clock\isim\clk_ad_t_isim_beh.exe.sim\isimcrash.log
............此处省略118个文件信息
- 上一篇:Qt双滑块滑动器(slider)控件
- 下一篇:一个关于进程通信的实验报告
相关资源
- RS编码器verilog仿真实现
- UART verilog仿真实现
- netFPGA的顶层模块结构
- 基于FPGA的位同步信号提取
- 卡耐基梅隆大学SSD7练习7答案——SS
- 基于fpga的ask_psk_fsk信号的设计与实现
- FPGA按键消抖程序
- 密码锁的verilog代码
- F5+BIG-IP+LTM负载均衡器VM版ISO安装导入
- FPGA 64位浮点乘法器代码
- FPGA 交通灯程序
- FPGA 4X4矩阵键盘VHDL程序
- 基于NIOSII处理器的数字钟设计
- FPGA 串口调试 源代码
- 数字下变频DDC VHDL语言 FPGA
- VHDL FPGA 数控振荡器NCO
- tlv5618驱动
- Verilog 蜂鸣器实验——ModelSim的应用
- 可综合的8位串并转换verilog代码
- Verilog HDL卡式电话计费器设计
- SDSoC License
- 基于FPGA的DDS信号发生器
- 基于verilog的信号发生器
- Verilog四位并行乘法器
- Xilinx FPGA上实现MicroBlaze并运行uCOS的详
- fpga实现CAN总线源码
- PRBS的Verilog代码设计
- 基于fpga的电子锁的设计
- MAX 10 FPGA 配置用户指南
- 8051的verilog实现
评论
共有 条评论