资源简介
verilog实现的带FIFO的UART模块,代码风格良好,模块化,具有较高的参考价值。

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 1268 2014-03-24 08:10 fsl2serial_afifo\fsl2serial.qpf
文件 3053 2014-03-25 11:41 fsl2serial_afifo\fsl2serial.qsf
文件 4578 2014-03-24 08:12 fsl2serial_afifo\uart_rx.v
文件 4861 2014-03-24 11:02 fsl2serial_afifo\serial_out.v
文件 4576 2014-03-23 14:05 fsl2serial_afifo\uart_rx.v.bak
文件 5006 2014-03-25 10:02 fsl2serial_afifo\serial_in.v
文件 4846 2007-08-24 04:10 fsl2serial_afifo\serial_out.v.bak
文件 3028 2014-03-25 09:14 fsl2serial_afifo\serial.v
文件 0 2014-03-24 08:19 fsl2serial_afifo\serial.v.bak
文件 306 2014-03-25 11:42 fsl2serial_afifo\fsl2serial.map.summary
文件 26 2014-03-25 11:42 fsl2serial_afifo\fsl2serial.done
文件 15045 2014-03-25 11:42 fsl2serial_afifo\fsl2serial.pin
文件 334 2014-03-25 11:42 fsl2serial_afifo\fsl2serial.fit.smsg
文件 366 2014-03-25 11:42 fsl2serial_afifo\fsl2serial.fit.summary
文件 7856 2014-03-25 11:42 fsl2serial_afifo\fsl2serial.pof
文件 352 2014-03-24 14:51 fsl2serial_afifo\fsl2serial.cdf
文件 4578 2014-03-24 08:13 fsl2serial_afifo\serial_in.v.bak
文件 6839 2014-03-25 11:42 fsl2serial_afifo\fsl2serial.flow.rpt
文件 74033 2014-03-25 11:42 fsl2serial_afifo\fsl2serial.fit.rpt
文件 6631 2014-03-25 11:42 fsl2serial_afifo\fsl2serial.asm.rpt
文件 397 2014-03-25 11:42 fsl2serial_afifo\fsl2serial.sta.summary
文件 66177 2014-03-25 11:42 fsl2serial_afifo\fsl2serial.sta.rpt
文件 279 2014-03-24 12:33 fsl2serial_afifo\greybox_tmp\cbx_args.txt
文件 6431 2014-03-25 11:42 fsl2serial_afifo\db\prev_cmp_fsl2serial.qmsg
文件 15869 2014-03-25 11:42 fsl2serial_afifo\db\fsl2serial.map.qmsg
文件 138 2014-03-24 08:11 fsl2serial_afifo\db\fsl2serial.db_info
文件 1321 2014-03-24 12:41 fsl2serial_afifo\db\fsl2serial.(114).cnf.cdb
文件 173 2014-03-25 11:42 fsl2serial_afifo\db\fsl2serial.tis_db_list.ddb
文件 546 2014-03-24 12:41 fsl2serial_afifo\db\fsl2serial.(114).cnf.hdb
文件 1246 2014-03-24 12:41 fsl2serial_afifo\db\fsl2serial.(115).cnf.cdb
............此处省略509个文件信息
----------- --------- ---------- ----- ----
文件 1268 2014-03-24 08:10 fsl2serial_afifo\fsl2serial.qpf
文件 3053 2014-03-25 11:41 fsl2serial_afifo\fsl2serial.qsf
文件 4578 2014-03-24 08:12 fsl2serial_afifo\uart_rx.v
文件 4861 2014-03-24 11:02 fsl2serial_afifo\serial_out.v
文件 4576 2014-03-23 14:05 fsl2serial_afifo\uart_rx.v.bak
文件 5006 2014-03-25 10:02 fsl2serial_afifo\serial_in.v
文件 4846 2007-08-24 04:10 fsl2serial_afifo\serial_out.v.bak
文件 3028 2014-03-25 09:14 fsl2serial_afifo\serial.v
文件 0 2014-03-24 08:19 fsl2serial_afifo\serial.v.bak
文件 306 2014-03-25 11:42 fsl2serial_afifo\fsl2serial.map.summary
文件 26 2014-03-25 11:42 fsl2serial_afifo\fsl2serial.done
文件 15045 2014-03-25 11:42 fsl2serial_afifo\fsl2serial.pin
文件 334 2014-03-25 11:42 fsl2serial_afifo\fsl2serial.fit.smsg
文件 366 2014-03-25 11:42 fsl2serial_afifo\fsl2serial.fit.summary
文件 7856 2014-03-25 11:42 fsl2serial_afifo\fsl2serial.pof
文件 352 2014-03-24 14:51 fsl2serial_afifo\fsl2serial.cdf
文件 4578 2014-03-24 08:13 fsl2serial_afifo\serial_in.v.bak
文件 6839 2014-03-25 11:42 fsl2serial_afifo\fsl2serial.flow.rpt
文件 74033 2014-03-25 11:42 fsl2serial_afifo\fsl2serial.fit.rpt
文件 6631 2014-03-25 11:42 fsl2serial_afifo\fsl2serial.asm.rpt
文件 397 2014-03-25 11:42 fsl2serial_afifo\fsl2serial.sta.summary
文件 66177 2014-03-25 11:42 fsl2serial_afifo\fsl2serial.sta.rpt
文件 279 2014-03-24 12:33 fsl2serial_afifo\greybox_tmp\cbx_args.txt
文件 6431 2014-03-25 11:42 fsl2serial_afifo\db\prev_cmp_fsl2serial.qmsg
文件 15869 2014-03-25 11:42 fsl2serial_afifo\db\fsl2serial.map.qmsg
文件 138 2014-03-24 08:11 fsl2serial_afifo\db\fsl2serial.db_info
文件 1321 2014-03-24 12:41 fsl2serial_afifo\db\fsl2serial.(114).cnf.cdb
文件 173 2014-03-25 11:42 fsl2serial_afifo\db\fsl2serial.tis_db_list.ddb
文件 546 2014-03-24 12:41 fsl2serial_afifo\db\fsl2serial.(114).cnf.hdb
文件 1246 2014-03-24 12:41 fsl2serial_afifo\db\fsl2serial.(115).cnf.cdb
............此处省略509个文件信息
相关资源
- FPGA实现PID.v
- 基于FPGA的sdi视频传输工程(k7_sdi_rx
- FPGA彩条显示
- Xilinx-FPGA-引脚功能详细介绍.doc
- 基于xilinx FPGA的PCIe设计实战
- 基于PCIe的FPGA动态配置设计与实现
- 为什么工程师要掌握FPGA开发知识?
- Quartus II 15.0中仿真Altera三速以太网I
- Quartus II 15.0中仿真Altera三速以太网I
- 周立功开发板ProASIC3实验-syn_FIFO代码
- 数字频率合成dds正弦波基于FPGA的DDS产
- 3人表决器 QuartusII
- Verilog FPGA UART串口控制器
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE,和
- FPGA在步进电机驱动上的应用实例及代
- 硬件课程设计—流水灯(quartus软件
- UART转CAN或LIN的工具(Uart2any)和文档
- SIM908 SDIO FSMC STM32 FIFO
- 曼彻斯特编解码_同步QuartusII工程
- fpga实现频率测量
- FPGA开发-ChipScope教程
- 红外循迹小车VHDL程序
- CPLD Verilog数字密码锁 源码
- 用quartus 2编的全加器(原理图输入)
- 基于FPGA的USB接口设计
- DE2模拟的交通红绿灯
- 6相12拍步进电机控制器
- 一种抗SEU存储器电路的FPGA设计
- Cyclone 10LP Remote Update Intel FPGA IP 官方工
评论
共有 条评论