资源简介
整点报时 利用组合逻辑电路设计 EWB仿真 计时芯片采用74LS90，具有整点报时 校时和闹钟功能
代码片段和文件信息
相关资源
- verilog数字钟报告含代码
- 基于Proteus的数字钟设计及仿真.
- 基于NIOSII处理器的数字钟设计
- 基于AT89C51数字时钟设计过程与仿真
- VHDL设计的电子数字钟，参赛作品功能
- VHDL编写的数字钟（完整程序
- 基于Verilog HDL设计的多功能数字钟
- EDA大作业 数字钟设计
- 基于Xilinx FPGA的数字钟设计
- 数字逻辑课程设计《数字钟的设计》
- 微机原理数字钟的设计 电子设计
- 数字钟的FPGA实现并在VGA上显示
- Verilog数字钟设计实验报告
- 基于FPGA的数字钟
- 北京大学数字电路实验电路仿真数字
- MSP430f6638数字钟
- 数字逻辑 课程设计 VHDL 多功能数字钟
- 七段数码管数字钟
- vhdl数字电子钟
- VHDL设计多功能数字钟
- 课程设计题三：日历和数字钟.zip
- 总电路_多功能数字钟仿真图 Multisim
- 基于Multisim系统的数字钟课程设计
- 简易数字钟实验报告（附12~24进制转换
- 12864数字钟附阳历农历温度时钟闹钟时
- verilog数字钟
- 数字钟Multisim仿真
- 基于Multisim的数字电路课程设计 数字
- quartus 7.0 多功能数字钟
- Proteus 仿真 数字钟
川公网安备 51152502000135号
评论
共有 条评论