采用65nm制程技术设计的56Gbps PAM4 CDR接收器

文给出了一个56 Gb/s的4能级脉冲振幅调制(PAM4)线接收机。通过使用环形电压控制基于振荡器(VCO)的时钟和数据恢复(CDR)单独的比例路径，复杂度，功耗面积可以减少。减少探测器的噪音提高CDR的稳定性，无论是大的还是小的利用与中心交点的转换提取相位误差。接收器设计在65nm CMOS工艺，1.2V。仿真结果表明，所提出的PAM4接收器可工作在56Gb/s, 76 mW功耗。