资源简介
在basys2板上实现数字钟，利用板上的微动开关作时钟的调整，LED 的闪烁作整点报时，12/24 小时显示切换，闹铃功能，清零功能，内含代码可运行，含有详细注释
代码片段和文件信息
- 上一篇：arduino 5路循迹小车代码
- 下一篇：网络爬虫实现对北京租房信息的爬取
相关资源
- 8_bit ADC verilogA 建模
- 8位带符号二进制加法器verilog
- BP_net_work_verilog.txt
- RS485_Verilog.rar
- 基于fpga的DDS信号发生器的设计
- apb总线timer的verilog
- Verilog秒脉冲程序可调节脉冲周期
- 基于FPGA的MSK调制解调器设计与应用
- tdc GPX2芯片配置程序
- verilog 开方 pdf
- FPGA 按键消抖设计方法 与 程序
- 最新vivado2019版本，win和linux都有，安
- 除法器IP verilog
- 生成gold序列和m序列的Verilog代码实现
- 东北大学EDA数字钟课程设计报告
- 华中科技大学 MIPS_CPU 实现了动态分支
- verilog流水线多周期CPU设计
- 银行用户名密码识别系统verilog
- FPGA作业题verilog源文件 哈夫曼编码
- FPGA实现图像处理中的直方图统计
- FPU - verilog实现的浮点运算单元，支持
- SPI协议Verilog实现
- Verilog实现单周期十条指令的cpu
- 基于Verilog的三段式状态机
- sobel边缘检测verilog实现.zip
- verilog-------数字密码锁
- ASK编码Verilog实现内含Testbentch.rar
- Synplify201809百度网盘.txt
- sdram_model_plus 大小为256M 邓堪文sdram中
- FPGA实现DDS正弦波、方波、三角波发生
川公网安备 51152502000135号
评论
共有 条评论