资源简介
数字系统设计;音乐播放器;verilog语言;modelsim;ISE

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2017-06-30 11:20 3150105009数设大作业\
文件 331 2017-06-30 11:14 3150105009数设大作业\accumulator.v
文件 697 2017-06-21 18:51 3150105009数设大作业\ALU.v
文件 984 2017-06-21 20:32 3150105009数设大作业\cpu_top.v
文件 10821 2017-06-21 20:33 3150105009数设大作业\CU.v
文件 682 2016-09-10 00:00 3150105009数设大作业\DIV_N.v
文件 2088 2017-06-21 20:33 3150105009数设大作业\DP.v
文件 250 2016-09-10 00:00 3150105009数设大作业\D_FFRE.v
文件 368 2017-06-30 11:19 3150105009数设大作业\full_adder.v
文件 565 2017-06-21 20:15 3150105009数设大作业\General_Registers.v
文件 369 2017-06-21 19:41 3150105009数设大作业\IR.v
文件 171 2017-06-21 17:14 3150105009数设大作业\mux21.v
文件 307 2017-06-20 20:28 3150105009数设大作业\mux41.v
文件 267 2017-06-21 17:18 3150105009数设大作业\pc.v
文件 347 2017-06-30 11:17 3150105009数设大作业\ram.v
文件 173 2017-06-30 11:19 3150105009数设大作业\relative_judger.v
文件 174 2017-06-30 11:19 3150105009数设大作业\relative_judger.v.bak
文件 441 2017-06-30 11:20 3150105009数设大作业\transcript
----------- --------- ---------- ----- ----
目录 0 2017-06-30 11:20 3150105009数设大作业\
文件 331 2017-06-30 11:14 3150105009数设大作业\accumulator.v
文件 697 2017-06-21 18:51 3150105009数设大作业\ALU.v
文件 984 2017-06-21 20:32 3150105009数设大作业\cpu_top.v
文件 10821 2017-06-21 20:33 3150105009数设大作业\CU.v
文件 682 2016-09-10 00:00 3150105009数设大作业\DIV_N.v
文件 2088 2017-06-21 20:33 3150105009数设大作业\DP.v
文件 250 2016-09-10 00:00 3150105009数设大作业\D_FFRE.v
文件 368 2017-06-30 11:19 3150105009数设大作业\full_adder.v
文件 565 2017-06-21 20:15 3150105009数设大作业\General_Registers.v
文件 369 2017-06-21 19:41 3150105009数设大作业\IR.v
文件 171 2017-06-21 17:14 3150105009数设大作业\mux21.v
文件 307 2017-06-20 20:28 3150105009数设大作业\mux41.v
文件 267 2017-06-21 17:18 3150105009数设大作业\pc.v
文件 347 2017-06-30 11:17 3150105009数设大作业\ram.v
文件 173 2017-06-30 11:19 3150105009数设大作业\relative_judger.v
文件 174 2017-06-30 11:19 3150105009数设大作业\relative_judger.v.bak
文件 441 2017-06-30 11:20 3150105009数设大作业\transc
- 上一篇:网上商城项目说明文档
- 下一篇:GPRS连接阿里云
相关资源
- 数字逻辑与数字系统设计习题 卢建华
- 基于FPGA的DS18B20单总线控制+数码管显
- systemverilog 数字系统设计.pdf
- 数字系统设计实验报告EDA技术
- 夏宇闻-Verilog数字系统设计教程PPT和例
- 数字系统设计与Verilog HDL 王金明.pdf
- Verilog数字系统设计教程夏闻宇
- Verilog数字系统设计教程(第二版)
- 《verilog-数字系统设计课程》(第三版
- 高速数字系统设计信号完整性 中文版
- 基于FPGA与VHDL的数字系统设计——打地
- Digital-Design-5th-Edition-Morris-Mano《数字设
- [VerilogHDL数字系统设计及仿真第2版]
- Verilog数字系统设计教程_夏宇闻_链接
- Verilog数字系统设计教程.pdf
- 《Verilog数字系统设计教程》.pdf 扫描
- 数字系统设计与 VHDL[第2版].pdf
- Verilog数字系统设计教程[夏宇闻]第四
- 基于Quartus II的FPGA/CPLD数字系统设计
- 夏宇闻Verilog数字系统设计教程(第
- 数字系统设计与VERILOG HDL第5版
- 芯航线FPGA数字系统设计教程&解析V1
- 数字系统设计 电子书
- Verilog数字系统设计教程 第3版 夏宇闻
- 数字系统设计与VERILOG HDL第5版 2014.0
- Verilog数字系统设计教程(第3版) 夏
- 基于Quartus Ⅱ的FPGACPLD数字系统设计
- verilog_数字系统设计课程》(第二版)
- 夏宇闻著VERILOG数字系统设计教程例题
- Verilog数字系统设计教程夏宇闻例题源
评论
共有 条评论