资源简介
用VHDL语言编写的8*8双端口的SDRAM,利用Quartus II 6.0软件，微机及EDA试验箱完成8*8位双端口的SDRAM程序的编写和上机调试，这里是代码。
代码片段和文件信息
相关资源
- timer verilog
- EDAskill2.4及skill语言中文版
- Verilog HDL实现数码管动态扫描
- idea 仿eclipseDark主题
- 2e3460f894390064a17aedaac2d31b16.txt
- EDA课程设——计正负脉宽可调信号发
- VMwarevSphereDataProtection-6.1.11.txt
- verilog实现自动售货机功能
- LaneNet训练自己教程
- EDA的步进电机的控制
- EDA实验报告 异步清除十进制加法计数
- EDA课程设计16*16VHDL汉字滚屏显示
- 三层电梯控制-EDA课程设计VHDL
- EDA课程设计——计费器
- EDA电子琴设计
- 8位带符号二进制加法器verilog
- EDA/PLD中的数字电子系统的EDA设计方法
- 东北大学EDA数字钟课程设计报告
- 基于VHDL的交通灯设计EDA课程设计报告
- Source Insight 4.0 仿IEDA Darcula 主题
- 实现EDA的8位乘法器，该电路的输入接
- EDA实验报告
-
gba
se8a、8t数据库客户端管理工具G - iOS CoreData实现简易的成绩管理系统
- EDA拔河游戏机课程设计
- HFSS平面螺旋天线设计
- 基于VHDL语言的四层电梯控制程序 E
- 音乐发生器及简单电子琴的eda设计
- 大学EDA实验四位加法器和八位加法器
- eda 课程设计 彩灯控制器
川公网安备 51152502000135号
评论
共有 条评论