资源简介
用同步时序电路对串行二进制输入进行奇偶校验，每检测5位输入，输出一个结果。当5位输入中1的数目为奇数时，在最后一位的时刻输出1
代码片段和文件信息
- 上一篇：变速齿轮2.2.zip
- 下一篇：中科院遥感所2018年地理信息考博真题
相关资源
- Quartus_12.0_x64破解器.rar
- QuartusII7.0破解
- 基于Verilog的七人表决器工程包含整个
- QuartusII15.0破解版
- 交通灯的VHDL实现
- 安装quartus II后无法找到usb blaster的解
- 基于VHDL和quartusII的全加器的设计.ra
- 基于QuartusII的交通灯设计EDA实验（V
- Quartus_II_11.0_x64破解器（内部版）.zi
- QuartusII 9.0全版本破解含64位破解文件
- QuartusII_13.0_Windows6432.zip
- ca码生成（verilog）
- quartusii9.1的破解器 找了很久终于找到
- QuartusII13.1破解，亲测可用
- Quartusii 13.0破解器32位，64位
- QuartusII_13.1_x64破解器
- 60进制加法计数器 VHDL QuartusII仿真
- quartusII_12.0_安装_破解
- 基于QUARTUSII利用verilog语言编的SPI控制
- QuartusII：五路呼叫器的设计
- quartusII较全的IP核license文件
- QuartusII9.0安装破解教程及破解文件
川公网安备 51152502000135号
评论
共有 条评论