资源简介
用同步时序电路对串行二进制输入进行奇偶校验，每检测5位输入，输出一个结果。当5位输入中1的数目为奇数时，在最后一位的时刻输出1
代码片段和文件信息
- 上一篇：变速齿轮2.2.zip
- 下一篇：中科院遥感所2018年地理信息考博真题
相关资源
- 3人表决器 QuartusII
- 曼彻斯特编解码_同步QuartusII工程
- CPLD Verilog数字密码锁 源码
- Quartusii十字交叉路口三色交通灯设计
- QuartusII15.0安装包安装步骤.pdf
- QuartusII_半加器_1位全加器_4位全加器
- QuartusII简介中文版
- Timequest就一定要搞定完整版
- 基于quartusII的五人表决电路设计
- Quartus II 9.1 64位 32位均可用的破解器
- 直方图均衡图像增强的硬件在Quartus
- 南京理工大学 2018研究生电类综合实验
- 基于FPGA的FM调制与解调，FM工程文件和
- Crack_QII_13.1_linux_ALL.zip
- quartusii的PLL IP核分频和倍频
- QuartusII官方教程-中文版.pdf
- QuartusII最全licence—带各种IP核
- QuartusII6.0破解软件包含license文件及安
- QuartusII12.0安装与使用指南
- FPGAUART，基于QUARTusII环境，verilog语言
- 基于 verilog 的简易抢答器设计和 qua
- QuartusII设计FIR滤波器
- QuartusII6.0~12.0软件破解.rar
- 本文档的主要内容详细介绍的是基于
- QuartusII软件下的时序约束使用方法
- 最完整的altera实现DDS正弦波、方波、
- QuartusII时序约束方法
- quartus ii 9.1地址及破解见说明
- 基于Quartusii的十字交叉路口三色交通
- QuartusII 7.2_破解
川公网安备 51152502000135号
评论
共有 条评论