资源简介
测试手眼反应速度,当按下开始键时,led灯熄灭1~6s,时间不定,然后点亮,眼睛看到led灯亮后按下停止键,此时数码管显示时间即为手眼反应时间。可实现两人比赛,获胜者对应的led灯会点亮;还可查询所有反应时间的最值。

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2018-08-24 12:09 反应计时器设计实验\
文件 470 2018-08-24 12:06 反应计时器设计实验\clk_divider.txt
文件 976 2018-08-24 12:07 反应计时器设计实验\control_time.txt
文件 715 2018-08-24 12:08 反应计时器设计实验\ctrl.txt
文件 731 2018-08-24 12:09 反应计时器设计实验\debounce.txt
文件 1946 2018-08-24 12:09 反应计时器设计实验\FSM.txt
文件 1530 2018-08-24 12:09 反应计时器设计实验\led.txt
文件 2262 2018-08-24 12:09 反应计时器设计实验\scan_seg.txt
----------- --------- ---------- ----- ----
目录 0 2018-08-24 12:09 反应计时器设计实验\
文件 470 2018-08-24 12:06 反应计时器设计实验\clk_divider.txt
文件 976 2018-08-24 12:07 反应计时器设计实验\control_time.txt
文件 715 2018-08-24 12:08 反应计时器设计实验\ctrl.txt
文件 731 2018-08-24 12:09 反应计时器设计实验\debounce.txt
文件 1946 2018-08-24 12:09 反应计时器设计实验\FSM.txt
文件 1530 2018-08-24 12:09 反应计时器设计实验\led.txt
文件 2262 2018-08-24 12:09 反应计时器设计实验\scan_seg.txt
- 上一篇:基于Labview的步进电机控制与实时数据采集系统
- 下一篇:ESPRIT波达角估计
相关资源
- FPGA实现PID.v
- 基于FPGA的sdi视频传输工程(k7_sdi_rx
- FPGA彩条显示
- Xilinx-FPGA-引脚功能详细介绍.doc
- 基于xilinx FPGA的PCIe设计实战
- 基于PCIe的FPGA动态配置设计与实现
- 为什么工程师要掌握FPGA开发知识?
- 八三编码器设计 VHDL代码 简单,包附
- 数字频率合成dds正弦波基于FPGA的DDS产
- 3人表决器 QuartusII
- 基于MIPS指令集的32位CPU设计与Verilog语
- Verilog FPGA UART串口控制器
- 六路智能抢答器VHDL语言
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE,和
- FPGA在步进电机驱动上的应用实例及代
- vhdl与lcd1602实现的多控制电子钟
- 硬件课程设计—流水灯(quartus软件
- Verilog按键代码
- verilog的PCI源代码,非常详细,顶层模
- fpga实现频率测量
- FPGA开发-ChipScope教程
- ASK调制与解调VHDL程序及仿真
- 红外循迹小车VHDL程序
- VHDL学习及实例(100个例子)
- VHDL 7人表决器
- CPLD Verilog数字密码锁 源码
- VHDL语言编写的100实用的例程
- VHDL写的四人抢答器
- lcd12864的VHDL程序
评论
共有 条评论