资源简介
测试手眼反应速度,当按下开始键时,led灯熄灭1~6s,时间不定,然后点亮,眼睛看到led灯亮后按下停止键,此时数码管显示时间即为手眼反应时间。可实现两人比赛,获胜者对应的led灯会点亮;还可查询所有反应时间的最值。
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2018-08-24 12:09 反应计时器设计实验\
文件 470 2018-08-24 12:06 反应计时器设计实验\clk_divider.txt
文件 976 2018-08-24 12:07 反应计时器设计实验\control_time.txt
文件 715 2018-08-24 12:08 反应计时器设计实验\ctrl.txt
文件 731 2018-08-24 12:09 反应计时器设计实验\debounce.txt
文件 1946 2018-08-24 12:09 反应计时器设计实验\FSM.txt
文件 1530 2018-08-24 12:09 反应计时器设计实验\led.txt
文件 2262 2018-08-24 12:09 反应计时器设计实验\scan_seg.txt
----------- --------- ---------- ----- ----
目录 0 2018-08-24 12:09 反应计时器设计实验\
文件 470 2018-08-24 12:06 反应计时器设计实验\clk_divider.txt
文件 976 2018-08-24 12:07 反应计时器设计实验\control_time.txt
文件 715 2018-08-24 12:08 反应计时器设计实验\ctrl.txt
文件 731 2018-08-24 12:09 反应计时器设计实验\debounce.txt
文件 1946 2018-08-24 12:09 反应计时器设计实验\FSM.txt
文件 1530 2018-08-24 12:09 反应计时器设计实验\led.txt
文件 2262 2018-08-24 12:09 反应计时器设计实验\scan_seg.txt
- 上一篇:基于Labview的步进电机控制与实时数据采集系统
- 下一篇:ESPRIT波达角估计
相关资源
- verilog hdl寄存器堆设计
- 按键控制 verilog程序 钢琴演奏 fpga
- RS232接口的FPGA程序设计VHDL
- 32位CRC FPGA Verilog并行算法
- EDA 基于quartus平台制作的步行街自助式
- UART Verilog (串口通信Verilog HDL代码)
- DS18B20 Verilog驱动程序
- 基于FPGA的篮球倒计时的设计和实现
- RS(255247)编码解码器Verilog源代码
- verilog fifo 乒乓缓冲区操作
- 《EDA技术实用教程(第五版)》习题
- 自己编写的使用Verilog通过SPI读写EEP
- URAT VHDL程序与仿真
- Altera FPGA Cyclone_V_E 原理图和封装库
- 基于FPGA实现的自适应卡尔曼滤波器的
- 基于FPGA的直流电机PWM控制器设计
- verilog设计数字跑表
- 基于VHDL电子时钟
- FPGA数字信号处理七级联型IIR滤波器
- 基于FPGA的AES加密算法的高速实现
- 移位相加8位硬件乘法器的 VHDL实现
- 读写I2C FLASH的Verilog程序
- VerilogHDL设计与实战视频教程源码.tx
- FPGA电子时钟 用verilog语言 可实现时间
- verilog编写的FFT
- verilog编写的计数器4种
- 基于vhdl语言的信号发生器
- Verilog计数器
- I2C 控制器的 Verilog源程序
- 改进的快速Mersenne twister随机数算法
评论
共有 条评论