• 大小: 5KB
    文件类型: .zip
    金币: 1
    下载: 0 次
    发布日期: 2021-06-11
  • 语言: 其他
  • 标签: FPGA  Verilog  HDL  

资源简介

测试手眼反应速度,当按下开始键时,led灯熄灭1~6s,时间不定,然后点亮,眼睛看到led灯亮后按下停止键,此时数码管显示时间即为手眼反应时间。可实现两人比赛,获胜者对应的led灯会点亮;还可查询所有反应时间的最值。

资源截图

代码片段和文件信息

 属性            大小     日期    时间   名称
----------- ---------  ---------- -----  ----
     目录           0  2018-08-24 12:09  反应计时器设计实验\
     文件         470  2018-08-24 12:06  反应计时器设计实验\clk_divider.txt
     文件         976  2018-08-24 12:07  反应计时器设计实验\control_time.txt
     文件         715  2018-08-24 12:08  反应计时器设计实验\ctrl.txt
     文件         731  2018-08-24 12:09  反应计时器设计实验\debounce.txt
     文件        1946  2018-08-24 12:09  反应计时器设计实验\FSM.txt
     文件        1530  2018-08-24 12:09  反应计时器设计实验\led.txt
     文件        2262  2018-08-24 12:09  反应计时器设计实验\scan_seg.txt

评论

共有 条评论