资源简介
初学FPGA时编写的verilog代码,初学者可以看看,互相印证,大神路过就行
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2017-11-06 08:38 caiping\
目录 0 2017-11-06 08:38 caiping\prj\
文件 1280 2017-09-12 00:24 caiping\prj\caiping.qpf
文件 3907 2017-09-12 00:24 caiping\prj\caiping.qsf
文件 2085 2017-09-12 00:24 caiping\prj\caiping.qws
文件 986 2017-09-12 00:24 caiping\prj\caiping_nativelink_simulation.rpt
目录 0 2017-11-06 08:38 caiping\prj\db\
文件 5888 2017-09-12 00:24 caiping\prj\db\caiping.(0).cnf.cdb
文件 2194 2017-09-12 00:24 caiping\prj\db\caiping.(0).cnf.hdb
文件 89 2017-09-12 00:24 caiping\prj\db\caiping.cbx.xml
文件 5979 2017-09-12 00:24 caiping\prj\db\caiping.cmp.rdb
文件 209 2017-09-12 00:24 caiping\prj\db\caiping.cmp_merge.kpt
文件 140 2017-09-12 00:24 caiping\prj\db\caiping.db_info
文件 4034 2017-09-12 00:24 caiping\prj\db\caiping.hier_info
文件 443 2017-09-12 00:24 caiping\prj\db\caiping.hif
文件 163 2017-09-12 00:24 caiping\prj\db\caiping.ipinfo
文件 372 2017-09-12 00:24 caiping\prj\db\caiping.lpc.html
文件 399 2017-09-12 00:24 caiping\prj\db\caiping.lpc.rdb
文件 1060 2017-09-12 00:24 caiping\prj\db\caiping.lpc.txt
文件 123 2017-09-12 00:24 caiping\prj\db\caiping.map.ammdb
文件 1219 2017-09-12 00:24 caiping\prj\db\caiping.map.bpm
文件 7463 2017-09-12 00:24 caiping\prj\db\caiping.map.cdb
文件 13086 2017-09-12 00:24 caiping\prj\db\caiping.map.hdb
文件 908 2017-09-12 00:24 caiping\prj\db\caiping.map.kpt
文件 4 2017-09-12 00:24 caiping\prj\db\caiping.map.logdb
文件 18073 2017-09-12 00:24 caiping\prj\db\caiping.map.qmsg
文件 1310 2017-09-12 00:24 caiping\prj\db\caiping.map.rdb
文件 2188 2017-09-12 00:24 caiping\prj\db\caiping.map_bb.cdb
文件 9779 2017-09-12 00:24 caiping\prj\db\caiping.map_bb.hdb
文件 4 2017-09-12 00:24 caiping\prj\db\caiping.map_bb.logdb
文件 232 2017-09-12 00:24 caiping\prj\db\caiping.pplq.rdb
............此处省略64个文件信息
----------- --------- ---------- ----- ----
目录 0 2017-11-06 08:38 caiping\
目录 0 2017-11-06 08:38 caiping\prj\
文件 1280 2017-09-12 00:24 caiping\prj\caiping.qpf
文件 3907 2017-09-12 00:24 caiping\prj\caiping.qsf
文件 2085 2017-09-12 00:24 caiping\prj\caiping.qws
文件 986 2017-09-12 00:24 caiping\prj\caiping_nativeli
目录 0 2017-11-06 08:38 caiping\prj\db\
文件 5888 2017-09-12 00:24 caiping\prj\db\caiping.(0).cnf.cdb
文件 2194 2017-09-12 00:24 caiping\prj\db\caiping.(0).cnf.hdb
文件 89 2017-09-12 00:24 caiping\prj\db\caiping.cbx.xm
文件 5979 2017-09-12 00:24 caiping\prj\db\caiping.cmp.rdb
文件 209 2017-09-12 00:24 caiping\prj\db\caiping.cmp_merge.kpt
文件 140 2017-09-12 00:24 caiping\prj\db\caiping.db_info
文件 4034 2017-09-12 00:24 caiping\prj\db\caiping.hier_info
文件 443 2017-09-12 00:24 caiping\prj\db\caiping.hif
文件 163 2017-09-12 00:24 caiping\prj\db\caiping.ipinfo
文件 372 2017-09-12 00:24 caiping\prj\db\caiping.lpc.html
文件 399 2017-09-12 00:24 caiping\prj\db\caiping.lpc.rdb
文件 1060 2017-09-12 00:24 caiping\prj\db\caiping.lpc.txt
文件 123 2017-09-12 00:24 caiping\prj\db\caiping.map.ammdb
文件 1219 2017-09-12 00:24 caiping\prj\db\caiping.map.bpm
文件 7463 2017-09-12 00:24 caiping\prj\db\caiping.map.cdb
文件 13086 2017-09-12 00:24 caiping\prj\db\caiping.map.hdb
文件 908 2017-09-12 00:24 caiping\prj\db\caiping.map.kpt
文件 4 2017-09-12 00:24 caiping\prj\db\caiping.map.logdb
文件 18073 2017-09-12 00:24 caiping\prj\db\caiping.map.qmsg
文件 1310 2017-09-12 00:24 caiping\prj\db\caiping.map.rdb
文件 2188 2017-09-12 00:24 caiping\prj\db\caiping.map_bb.cdb
文件 9779 2017-09-12 00:24 caiping\prj\db\caiping.map_bb.hdb
文件 4 2017-09-12 00:24 caiping\prj\db\caiping.map_bb.logdb
文件 232 2017-09-12 00:24 caiping\prj\db\caiping.pplq.rdb
............此处省略64个文件信息
相关资源
- FPGA设计电子钟
- 使用Verilog编写的由半加器构成的16位
- VHDL语言8位ALU设计
- 维特比译码verilog程序
- 任意整数占空比50%分频器vhdl
- JK触发器源代码+测试代码+实验截图
- Verilog 16位乘法器
- 八位有符号加法器.docx
- 数字锁 数字逻辑课程设计 vhdl 实验报
- 基于quartus的m序列产生
- 基于verilog的DDS任意波形发生器
- 可编程逻辑器件 Verilog HDL 跑马灯电路
- 本科毕业设计论文——基于FPGA的图像
- 基于FPGA的16x16点阵显示汉字设计
- HDB3编译码器设计
- 基于FGPA的ADC0809接口电路及程序设计
- 《VHDL基础及经典开发》源程序
- 带符号数除法vhdl实现
- 基于VHDL的简易数字钟的设计
- 基于FPGA的任意波形发生器
- 用vhdl设计DDS
- Verilog HDL分频器 2分频 4分频 8 分频1
- system.pdf
- 用LCD1602做的电子时钟
- Verilog经典135例
- FPGA实现的位同步电路
- 四位全加器verilog代码
- VHDL N位 除法器
- Verilog编写的32位ALU运算器
- FPGA开发板原理图
评论
共有 条评论