资源简介
基于FPGA的MP3解码VERILOG源码
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 6577 2009-03-09 18:41 mp3\Alais.v
文件 6991 2009-03-09 18:41 mp3\Controll.v
文件 11173 2009-03-09 18:41 mp3\Filterbank.v
文件 26159 2009-03-09 18:41 mp3\huffmandecoder.v
文件 14334 2009-03-09 18:41 mp3\Imdct.v
文件 7825 2009-03-09 18:41 mp3\Memorysel.v
文件 16400 2009-03-09 18:42 mp3\Mp3Decoder.v
文件 2180 2008-07-11 15:36 mp3\mp3dec_top.vhd
文件 343 2008-04-09 16:34 mp3\mp3_rom.v
文件 240640 2007-11-22 17:24 mp3\MP3编码算法描述.doc
文件 437 2007-10-20 17:19 mp3\Multiplier.v
文件 470 2007-10-22 23:07 mp3\Ram.v
文件 13486 2009-03-09 18:42 mp3\requatize.v
文件 180224 2007-10-01 14:09 mp3\rom8192.mif
文件 4185 2009-03-09 18:42 mp3\Stereo.v
文件 20023 2009-03-09 18:42 mp3\synchronize.v
文件 23 2007-09-30 14:58 mp3\timescale.v
文件 484 2010-03-01 20:01 mp3\transcript
文件 4255 2009-03-09 18:43 mp3\write_i2s_fifo.v
目录 0 2010-05-17 19:09 mp3
----------- --------- ---------- ----- ----
556209 20
----------- --------- ---------- ----- ----
文件 6577 2009-03-09 18:41 mp3\Alais.v
文件 6991 2009-03-09 18:41 mp3\Controll.v
文件 11173 2009-03-09 18:41 mp3\Filterbank.v
文件 26159 2009-03-09 18:41 mp3\huffmandecoder.v
文件 14334 2009-03-09 18:41 mp3\Imdct.v
文件 7825 2009-03-09 18:41 mp3\Memorysel.v
文件 16400 2009-03-09 18:42 mp3\Mp3Decoder.v
文件 2180 2008-07-11 15:36 mp3\mp3dec_top.vhd
文件 343 2008-04-09 16:34 mp3\mp3_rom.v
文件 240640 2007-11-22 17:24 mp3\MP3编码算法描述.doc
文件 437 2007-10-20 17:19 mp3\Multiplier.v
文件 470 2007-10-22 23:07 mp3\Ram.v
文件 13486 2009-03-09 18:42 mp3\requatize.v
文件 180224 2007-10-01 14:09 mp3\rom8192.mif
文件 4185 2009-03-09 18:42 mp3\Stereo.v
文件 20023 2009-03-09 18:42 mp3\synchronize.v
文件 23 2007-09-30 14:58 mp3\timescale.v
文件 484 2010-03-01 20:01 mp3\transc
文件 4255 2009-03-09 18:43 mp3\write_i2s_fifo.v
目录 0 2010-05-17 19:09 mp3
----------- --------- ---------- ----- ----
556209 20
- 上一篇:循环平稳信号
- 下一篇:STC_ISP_V3.1.zip破解版
相关资源
- 音标mp3
- 基于verilog语言的出租车计费器
- 四则小计算器设计
- rs编码verilog实现
- verilog大全
- 用Verilog实现阵列乘法器
- Verilog的rom程序
- 流水灯verilog设计代码
- FPGA 编码器输入信号4倍频处理
- farrow滤波器verilog代码
- Verilog 大量(共130多个由浅入伸)
- 计数器verilog 代码
- 64bit 乘法器
- fpga中ps/2键盘的使用
- 用Mega32+VS1003做的MP3(FAT32文件系统浏
- spi工作在从模式下的verilog代码
- verilog 带符号乘法器代码
- 基于VerilogHDL的FIR数字滤波器设计与仿
- 8位乘法器用verilog语言编写
- FPGA rom数据读取 + 串口发送
- FPGA设计16进制加减计数器
- Wallace树乘法器verilog代码
- AC7K325核心板原理图-2019-12-18.pdf
- 基于verilog的DES加密算法
- uart串口通信收、发fpga实现
- 基于Verilog设计单总线8位ALU
- verilog 实现的0-9 计数器数码管显示
- f_2000.vhd
- 动态分支预测MIPS.rar
- Xilinx Zynq SoC教程+IP核教程+FPGA数字信号
评论
共有 条评论