资源简介
功能:输入多个8bit数据,输出16bitCRC值,用的多项式是CRC8005,通过修改例程中的某字节(程序中有注明),可以实现CRC1021
代码片段和文件信息
/**********************************************************************/
/* ____ ____ */
/* / /\/ / */
/* /___/ \ / */
/* \ \ \/ */
/* \ \ Copyright (c) 2003-2009 Xilinx Inc. */
/* / / All Right Reserved. */
/* /---/ /\ */
/* \ \ / \ */
/* \___\/\___\ */
/***********************************************************************/
/* This file is designed for use with ISim build 0x8ef4fb42 */
#define XSI_HIDE_SYMBOL_SPEC true
#include “xsi.h“
#include
#ifdef __GNUC__
#include
#else
#include
#define alloca _alloca
#endif
static const char *ng0 = “Function to_bit ended without a return statement“;
extern char *STD_STANDARD;
static const char *ng2 = “Function to_stdulogic ended without a return statement“;
static const char *ng3 = “Function to_x01 ended without a return statement“;
static const char *ng4 = “Function to_x01z ended without a return statement“;
static const char *ng5 = “Function to_ux01 ended without a return statement“;
unsigned char ieee_p_2592010699_sub_3130575329_503743352(char *t1 char *t2 char *t3)
{
char t4[72];
char t5[16];
char t9[8];
unsigned char t0;
char *t6;
char *t7;
char *t8;
char *t10;
char *t11;
char *t12;
unsigned char t13;
char *t14;
char *t15;
unsigned int t16;
unsigned char t17;
int t18;
char *t19;
int t20;
char *t21;
int t22;
char *t23;
int t24;
char *t25;
int t26;
char *t27;
int t28;
int t29;
unsigned int t30;
unsigned int t31;
unsigned int t32;
char *t33;
unsigned char t34;
int t35;
int t36;
int t37;
int t38;
unsigned int t39;
int t40;
unsigned int t41;
unsigned int t42;
unsigned int t43;
unsigned int t44;
LAB0: t6 = (t4 + 4U);
t7 = (t1 + 1852);
t8 = (t6 + 52U);
*((char **)t8) = t7;
t10 = (t6 + 36U);
*((char **)t10) = t9;
*((unsigned char *)t9) = (unsigned char)4;
t11 = (t6 + 48U);
*((unsigned int *)t11) = 1U;
t12 = (t5 + 4U);
t13 = (t2 != 0);
if (t13 == 1)
goto LAB3;
LAB2: t14 = (t5 + 8U);
*((char **)t14) = t3;
t15 = (t3 + 12U);
t16 = *((unsigned int *)t15);
t17 = (t16 == 1);
if (t17 != 0)
goto LAB4;
LAB6: t7 = (t3 + 8U);
t18 = *((int *)t7);
t8 = (t3 + 4U);
t20 = *((int *)t8);
t10 = (t3 + 0U);
t22 = *((int *)t10);
t24 = t22;
t26 =
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2019-05-04 21:45 CRC8005\
文件 2620 2018-11-24 13:48 CRC8005\CRC16_8YLL.v
文件 4755 2018-11-25 22:49 CRC8005\CRC8005.gise
文件 3256 2018-11-25 09:45 CRC8005\CRC8005.v
文件 34808 2018-11-25 09:54 CRC8005\CRC8005.xise
文件 3697 2018-11-25 22:45 CRC8005\CRC8005_summary.html
文件 4071 2018-11-25 22:47 CRC8005\TB8005.vhd
文件 4795 2018-11-25 22:46 CRC8005\TB80051.vhd
文件 112 2018-11-25 22:48 CRC8005\TB8005_beh.prj
文件 82432 2018-11-25 22:48 CRC8005\TB8005_isim_beh.exe
文件 21709 2018-11-25 22:49 CRC8005\TB8005_isim_beh.wdb
文件 96 2018-11-25 09:57 CRC8005\TB8005_stx_beh.prj
文件 2487 2018-11-24 14:00 CRC8005\TB8WH.vhd
目录 0 2019-05-04 21:45 CRC8005\_xmsgs\
文件 751 2018-11-25 22:48 CRC8005\_xmsgs\pn_parser.xmsgs
文件 9176 2018-11-25 09:53 CRC8005\_xmsgs\xst.xmsgs
文件 2568 2018-11-24 13:58 CRC8005\crc16_8WH.v
文件 1304 2018-11-25 22:48 CRC8005\fuse.log
文件 367 2018-11-25 22:48 CRC8005\fuse.xmsgs
文件 228 2018-11-25 22:48 CRC8005\fuseRelaunch.cmd
目录 0 2019-05-04 21:45 CRC8005\iseconfig\
文件 9430 2018-11-25 09:55 CRC8005\iseconfig\CRC16_15.projectmgr
文件 7554 2018-11-25 22:49 CRC8005\iseconfig\CRC8005.projectmgr
文件 20530 2018-11-25 22:45 CRC8005\iseconfig\CRC8005.xreport
文件 20471 2018-11-25 09:20 CRC8005\iseconfig\TB8W.xreport
文件 20658 2018-11-24 11:15 CRC8005\iseconfig\TB_Verilog.xreport
文件 20380 2018-11-24 14:01 CRC8005\iseconfig\crc.xreport
文件 20518 2018-11-25 09:46 CRC8005\iseconfig\crc_12.xreport
目录 0 2019-05-04 21:45 CRC8005\isim\
目录 0 2019-05-04 21:45 CRC8005\isim\TB8005_isim_beh.exe.sim\
文件 8272 2018-11-25 22:48 CRC8005\isim\TB8005_isim_beh.exe.sim\ISimEngine-DesignHierarchy.dbg
............此处省略69个文件信息
- 上一篇:两位按键控制一个数码管加减.zip
- 下一篇:Europass 简历模板
相关资源
- Modelsim 网盘最新 10.7-se 10.6c10.6d-se 及从
- fpga智力抢答器源码
- 基于FPGA的曼彻斯特解码器设计与实现
- FPGA串口8位转32位收发数据
- vivado2018.3license.zip
- 论文研究-基于FPGA的全数字锁相环的设
- 论文研究-FPGA与DSP的高速链路口通信设
- 论文研究基于FPGA的函数信号发生器的
- Verilog自顶向下60进制计数FPGA)
- Verilog自顶向下设计24进制计数器FPGA)
- FPGA 6位密码锁代码
- 基于FPGA的密码锁实现
- Sigmoid函数的分段非线性拟合法及其
- 基于FPGA的一种智能交通红绿灯设计
- 论文研究-基于Verilog HDL的有限状态机
- 三菱、西门子、欧姆龙、松下PLC、单
- 基于IP核的PCI接口FPGA设计实现
- 基于FPGA和TFT彩屏液晶的便携示波器设
- 基于FPGA的VGA时序彩条信号设计实现
- 基于FPGA+ DSP的实时图像处理系统设计
- FPGA实现ddsISE实现
- 数字电路设计实验 音乐播放器verilo
- MIPS五级流水线CPU(verilog实现)
- intel fpga opencl 编程指南
- 流水灯/跑马灯设计 verilog实现
- 串口rs232用verilog实现
- 使用verilog以及VHDL编写的将串口数据转
- 常见的乘法器Verilog源代码及仿真结果
- USB在FPGA上的实现源码
- verilog计算器代码
评论
共有 条评论