资源简介
基于ram的简易串口数据收发系统,采用verilog语言编写
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 32048 2015-10-14 20:50 class13_dpram\doc\UART_DPRAM.vsdx
..A..H. 162 2015-10-13 19:51 class13_dpram\doc\~$式块RAM应用之双口ram.docx
文件 868074 2015-10-14 20:51 class13_dpram\doc\嵌入式块RAM应用之双口ram.docx
文件 1280 2015-09-29 21:31 class13_dpram\prj\dpram.qpf
文件 5007 2015-10-18 12:33 class13_dpram\prj\dpram.qsf
文件 407 2015-10-18 12:35 class13_dpram\prj\dpram.qws
文件 1431 2015-10-18 12:33 class13_dpram\prj\dpram.sdc
文件 278 2015-09-29 21:44 class13_dpram\prj\ip\dpram.qip
文件 9258 2015-09-29 21:44 class13_dpram\prj\ip\dpram.v
文件 7592 2015-09-29 21:44 class13_dpram\prj\ip\dpram_bb.v
文件 516 2015-09-29 21:43 class13_dpram\prj\ip\greybox_tmp\cbx_args.txt
文件 26 2015-10-18 12:34 class13_dpram\prj\output_files\dpram.done
文件 703 2015-10-18 12:34 class13_dpram\prj\output_files\dpram.fit.smsg
文件 618 2015-10-18 12:34 class13_dpram\prj\output_files\dpram.fit.summary
文件 224 2015-10-18 12:34 class13_dpram\prj\output_files\dpram.jdi
文件 135 2015-10-18 12:34 class13_dpram\prj\output_files\dpram.map.smsg
文件 476 2015-10-18 12:34 class13_dpram\prj\output_files\dpram.map.summary
文件 33080 2015-10-18 12:34 class13_dpram\prj\output_files\dpram.pin
文件 0 2015-10-14 22:12 class13_dpram\prj\output_files\dpram.qip
文件 358644 2015-10-18 12:34 class13_dpram\prj\output_files\dpram.sof
文件 934 2015-10-18 12:34 class13_dpram\prj\output_files\dpram.sta.summary
文件 516 2015-10-14 22:12 class13_dpram\prj\output_files\greybox_tmp\cbx_args.txt
文件 1307 2015-10-14 21:46 class13_dpram\rtl\CTRL.v
文件 2562 2015-09-20 20:52 class13_dpram\rtl\key_filter.v
文件 4876 2015-09-29 20:29 class13_dpram\rtl\uart_byte_rx.v
文件 2511 2015-09-29 20:56 class13_dpram\rtl\uart_byte_tx.v
文件 1225 2015-10-14 21:27 class13_dpram\rtl\UART_DPRAM.v
文件 763 2015-09-29 21:57 class13_dpram\testbench\dpram_tb.v
文件 517 2015-08-29 21:44 class13_dpram\testbench\key_model.v
文件 1524 2015-10-14 22:03 class13_dpram\testbench\UART_DPRAM_tb.v
............此处省略14个文件信息
----------- --------- ---------- ----- ----
文件 32048 2015-10-14 20:50 class13_dpram\doc\UART_DPRAM.vsdx
..A..H. 162 2015-10-13 19:51 class13_dpram\doc\~$式块RAM应用之双口ram.docx
文件 868074 2015-10-14 20:51 class13_dpram\doc\嵌入式块RAM应用之双口ram.docx
文件 1280 2015-09-29 21:31 class13_dpram\prj\dpram.qpf
文件 5007 2015-10-18 12:33 class13_dpram\prj\dpram.qsf
文件 407 2015-10-18 12:35 class13_dpram\prj\dpram.qws
文件 1431 2015-10-18 12:33 class13_dpram\prj\dpram.sdc
文件 278 2015-09-29 21:44 class13_dpram\prj\ip\dpram.qip
文件 9258 2015-09-29 21:44 class13_dpram\prj\ip\dpram.v
文件 7592 2015-09-29 21:44 class13_dpram\prj\ip\dpram_bb.v
文件 516 2015-09-29 21:43 class13_dpram\prj\ip\greybox_tmp\cbx_args.txt
文件 26 2015-10-18 12:34 class13_dpram\prj\output_files\dpram.done
文件 703 2015-10-18 12:34 class13_dpram\prj\output_files\dpram.fit.smsg
文件 618 2015-10-18 12:34 class13_dpram\prj\output_files\dpram.fit.summary
文件 224 2015-10-18 12:34 class13_dpram\prj\output_files\dpram.jdi
文件 135 2015-10-18 12:34 class13_dpram\prj\output_files\dpram.map.smsg
文件 476 2015-10-18 12:34 class13_dpram\prj\output_files\dpram.map.summary
文件 33080 2015-10-18 12:34 class13_dpram\prj\output_files\dpram.pin
文件 0 2015-10-14 22:12 class13_dpram\prj\output_files\dpram.qip
文件 358644 2015-10-18 12:34 class13_dpram\prj\output_files\dpram.sof
文件 934 2015-10-18 12:34 class13_dpram\prj\output_files\dpram.sta.summary
文件 516 2015-10-14 22:12 class13_dpram\prj\output_files\greybox_tmp\cbx_args.txt
文件 1307 2015-10-14 21:46 class13_dpram\rtl\CTRL.v
文件 2562 2015-09-20 20:52 class13_dpram\rtl\key_filter.v
文件 4876 2015-09-29 20:29 class13_dpram\rtl\uart_byte_rx.v
文件 2511 2015-09-29 20:56 class13_dpram\rtl\uart_byte_tx.v
文件 1225 2015-10-14 21:27 class13_dpram\rtl\UART_DPRAM.v
文件 763 2015-09-29 21:57 class13_dpram\testbench\dpram_tb.v
文件 517 2015-08-29 21:44 class13_dpram\testbench\key_model.v
文件 1524 2015-10-14 22:03 class13_dpram\testbench\UART_DPRAM_tb.v
............此处省略14个文件信息
- 上一篇:华为产品开发项目计划模板
- 下一篇:全国各城市地铁线路运营里程
相关资源
- 单周期处理器
- 基于FPGA直流电机的速度闭环PID控制
- 基于FPGA的电子密码锁程序
- 基于AD9224及FPGA的高速数据采集系统设
- 简易电子琴Verilog工程
- AES256verilog代码
- 基于FPGA及sja1000的CAN总线通讯
- Verilog 代码
- VerilogA教程
- PRESENT密码算法的Verilog实现
- 编译原理语法树的实现
- Verilog语言实现CRC校验
- Modelsim 网盘最新 10.7-se 10.6c10.6d-se 及从
- 无线通信基础习题答案 Fundamentals.of
- fpga智力抢答器源码
- 基于FPGA的曼彻斯特解码器设计与实现
- FPGA串口8位转32位收发数据
- vivado2018.3license.zip
- 基于miniprogramwebpackloader的小程序脚手
- 论文研究-基于FPGA的全数字锁相环的设
- 论文研究-FPGA与DSP的高速链路口通信设
- 论文研究基于FPGA的函数信号发生器的
- Verilog自顶向下60进制计数FPGA)
- Verilog自顶向下设计24进制计数器FPGA)
- FPGA 6位密码锁代码
- 基于FPGA的密码锁实现
- Sigmoid函数的分段非线性拟合法及其
- 基于FPGA的一种智能交通红绿灯设计
- 论文研究-基于Verilog HDL的有限状态机
-
动态创建if
rame并动态添加js执行代码
评论
共有 条评论