资源简介
本文的电子密码锁利用数字逻辑电路,实现对门的电子控制,并且有各种附加电路保证电路能够安全工作,有较高的安全系数。
本设计共设了9个用户输入键,其中只有4个是有效的密码按键,其它的都是干扰按键,若按下干扰键,键盘输入电路自动清零,原先输入的密码无效,需要重新输入;如果用户输入密码的时间超过40秒(一般情况下,用户不会超过40秒,若用户觉得不便,还可以修改)电路将报警40秒。
代码片段和文件信息
- 上一篇:编译原理 递归下降语法分析程序代码+说明文档
- 下一篇:单片机唱歌八月桂花香
相关资源
- CPLD Verilog数字密码锁 源码
- 数字密码锁(完整报告)-课程设计
- 基于FPGA的数字密码锁设计(VHDl代码全
- 数字密码锁
- 数字密码锁设计.zip
- stm32f103zet6矩阵键盘(4x4)实现数字密
- VHDL6位数字密码锁
- 数字密码锁设计原理图文
- VHDL数字密码锁
- FPGA数字密码锁的设计
- EDA数字密码锁源代码
- 数字密码锁FPGA
- 数电实验源程序gal20v8,串行数字密码
- verilog数字密码锁
- verilog-------数字密码锁
- 基于FPGA的数字密码锁的设计
- VHDL语言实现的数字密码锁源代码(
- 八位数字密码锁设计
- 基于VHDL_的数字密码锁设计
- 数字电子技术课程设计—数字密码锁
- 数字密码- 数字密码锁设计
- VHDL_的数字密码锁设计
评论
共有 条评论