资源简介
本测试程序实现的功能是:通过 SRIO 进行回环方式的数据传输。
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 20447 2016-03-08 21:46 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\blk_mem_gen_v8_2\hdl\blk_mem_gen_v8_2.vhd
文件 14794011 2016-03-08 21:46 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\blk_mem_gen_v8_2\hdl\blk_mem_gen_v8_2_vhsyn_rfs.vhd
文件 163494 2016-03-08 21:47 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\blk_mem_gen_v8_2\simulation\blk_mem_gen_v8_2.v
文件 4541 2016-03-08 21:47 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\doc\srio_gen2_v4_0_changelog.txt
文件 90327 2016-03-08 21:46 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\fifo_generator_v12_0\hdl\fifo_generator_v12_0.vhd
文件 593425 2016-03-08 21:47 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\fifo_generator_v12_0\hdl\fifo_generator_v12_0_rfs.v
文件 1368841 2016-03-08 21:47 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\fifo_generator_v12_0\hdl\fifo_generator_v12_0_rfs.vhd
文件 2215703 2016-03-08 21:46 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\fifo_generator_v12_0\hdl\fifo_generator_v12_0_vhsyn_rfs.vhd
文件 396623 2016-03-08 21:47 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\fifo_generator_v12_0\simulation\fifo_generator_vlog_beh.v
文件 2708116 2016-03-08 21:51 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\srio_gen2_0.dcp
文件 1407 2016-01-27 20:45 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\srio_gen2_0.upgrade_log
文件 11921 2016-03-08 21:46 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\srio_gen2_0.veo
文件 26030 2016-03-08 21:46 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\srio_gen2_0.xci
文件 517044 2016-03-08 21:47 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\srio_gen2_0.xml
文件 505 2016-03-08 21:47 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\srio_gen2_0_core.xdc
文件 7944863 2016-03-08 21:51 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\srio_gen2_0_funcsim.v
文件 9484240 2016-03-08 21:52 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\srio_gen2_0_funcsim.vhdl
文件 7391 2016-03-08 21:51 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\srio_gen2_0_stub.v
文件 7188 2016-03-08 21:51 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\srio_gen2_0_stub.vhdl
文件 2343903 2016-03-08 21:47 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\srio_gen2_v4_0\hdl\srio_gen2_v4_0_rfs.v
文件 290864 2016-03-08 21:47 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\srio_gen2_v4_0\hdl\srio_gen2_v4_0_rfs.vhd
文件 26945 2016-03-08 21:46 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\synth\cfg_fabric_srio_gen2_0.v
文件 37344 2016-03-08 21:46 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\synth\gt_wrapper_srio_gen2_0.v
文件 16128 2016-03-08 21:47 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\synth\srio_gen2_0.v
文件 9551 2016-03-08 21:46 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\synth\srio_gen2_0_a7_gtpe2_common.v
文件 52491 2016-03-08 21:46 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\synth\srio_gen2_0_block.v
文件 9236 2016-03-08 21:46 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\synth\srio_gen2_0_gtpe2_gtrxreset_seq.v
文件 50424 2016-03-08 21:46 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\synth\srio_gen2_0_gtpe2_init.v
文件 9849 2016-03-08 21:46 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\synth\srio_gen2_0_gtpe2_rxpmarst_seq.v
文件 29872 2016-03-08 21:46 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\synth\srio_gen2_0_gtpe2_rx_startup_fsm.v
............此处省略519个文件信息
----------- --------- ---------- ----- ----
文件 20447 2016-03-08 21:46 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\blk_mem_gen_v8_2\hdl\blk_mem_gen_v8_2.vhd
文件 14794011 2016-03-08 21:46 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\blk_mem_gen_v8_2\hdl\blk_mem_gen_v8_2_vhsyn_rfs.vhd
文件 163494 2016-03-08 21:47 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\blk_mem_gen_v8_2\simulation\blk_mem_gen_v8_2.v
文件 4541 2016-03-08 21:47 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\doc\srio_gen2_v4_0_changelog.txt
文件 90327 2016-03-08 21:46 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\fifo_generator_v12_0\hdl\fifo_generator_v12_0.vhd
文件 593425 2016-03-08 21:47 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\fifo_generator_v12_0\hdl\fifo_generator_v12_0_rfs.v
文件 1368841 2016-03-08 21:47 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\fifo_generator_v12_0\hdl\fifo_generator_v12_0_rfs.vhd
文件 2215703 2016-03-08 21:46 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\fifo_generator_v12_0\hdl\fifo_generator_v12_0_vhsyn_rfs.vhd
文件 396623 2016-03-08 21:47 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\fifo_generator_v12_0\simulation\fifo_generator_vlog_beh.v
文件 2708116 2016-03-08 21:51 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\srio_gen2_0.dcp
文件 1407 2016-01-27 20:45 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\srio_gen2_0.upgrade_log
文件 11921 2016-03-08 21:46 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\srio_gen2_0.veo
文件 26030 2016-03-08 21:46 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\srio_gen2_0.xci
文件 517044 2016-03-08 21:47 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\srio_gen2_0.xm
文件 505 2016-03-08 21:47 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\srio_gen2_0_core.xdc
文件 7944863 2016-03-08 21:51 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\srio_gen2_0_funcsim.v
文件 9484240 2016-03-08 21:52 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\srio_gen2_0_funcsim.vhdl
文件 7391 2016-03-08 21:51 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\srio_gen2_0_stub.v
文件 7188 2016-03-08 21:51 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\srio_gen2_0_stub.vhdl
文件 2343903 2016-03-08 21:47 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\srio_gen2_v4_0\hdl\srio_gen2_v4_0_rfs.v
文件 290864 2016-03-08 21:47 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\srio_gen2_v4_0\hdl\srio_gen2_v4_0_rfs.vhd
文件 26945 2016-03-08 21:46 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\synth\cfg_fabric_srio_gen2_0.v
文件 37344 2016-03-08 21:46 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\synth\gt_wrapper_srio_gen2_0.v
文件 16128 2016-03-08 21:47 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\synth\srio_gen2_0.v
文件 9551 2016-03-08 21:46 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\synth\srio_gen2_0_a7_gtpe2_common.v
文件 52491 2016-03-08 21:46 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\synth\srio_gen2_0_block.v
文件 9236 2016-03-08 21:46 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\synth\srio_gen2_0_gtpe2_gtrxreset_seq.v
文件 50424 2016-03-08 21:46 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\synth\srio_gen2_0_gtpe2_init.v
文件 9849 2016-03-08 21:46 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\synth\srio_gen2_0_gtpe2_rxpmarst_seq.v
文件 29872 2016-03-08 21:46 FPGA_SRIO\FPGA_SRIO\ip\srio_gen2_0\synth\srio_gen2_0_gtpe2_rx_startup_fsm.v
............此处省略519个文件信息
相关资源
- Xilinx FPGA的SRIO使用例程
- 《Verilog与SystemVerilog编程陷阱:如何避
- 数字信号处理的FPGA实现
- xilinx ise 9.x fpga cpld设计指南.pdf
- Xilinx FPGA数字电路设计
- 特权同学图书《Altera FPGA伴你玩转US
- 基于FPGA的数字图像处理原理及应用
- xilinx FPGA开发实用教程第一版和第二版
- 一种基于FPGA的正弦波信号发生器的设
- AX7325_CD FPGA代码.part1.rar
- FPGA之道-完整版.PDF
- 米联客FPGA 千兆以太网部分代码1-2
- 《Xilinx Zynq SoC与嵌入式Linux设计实战指
- fpga的fft核测试
- cpu的verilogHDL的简易实现
- 基于FPGA的 FFT实现
- Verilog数字系统设计教程 第3版 夏宇闻
- 超多Xilinx FPGA工程及源码
- Verilog编程艺术
- Xilinx ISE Design Suite FPGA开发实用教程
- Verilog与SystemVerilog编程陷阱 如何避免
- 精通Verilog HDL:IC设计核心技术详解
- 基于FPGA的八位RISC CPU的设计与实现
- lunwen_jiangwenbo2.zip
- 基于FPGA的数字图像处理原理及应用
- 基于FPGA的数字图像处理原理及应用(
- 数字系统设计与VERILOG HDL第5版 2014.0
- 数字信号处理的FPGA实现(第3版)_中
- 基于FPGA的温度传感器ds18b20数据采集
- FPGA USB 通信
评论
共有 条评论