资源简介
利用vivado的MIGIP来实现DDR3读写操作,用verilog实现
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2018-10-30 22:08 09_ddr3_test\
目录 0 2018-11-06 22:20 09_ddr3_test\ddr3_test\
目录 0 2018-11-06 22:20 09_ddr3_test\ddr3_test\.Xil\
文件 7244 2017-12-26 13:30 09_ddr3_test\ddr3_test\.Xil\top_propImpl.xdc
目录 0 2018-11-04 10:00 09_ddr3_test\ddr3_test\.Xil\Vivado-15432-DESKTOP-U9CG7EF\
目录 0 2018-11-04 10:00 09_ddr3_test\ddr3_test\.Xil\Vivado-15432-DESKTOP-U9CG7EF\realtime\
文件 398 2018-11-04 10:00 09_ddr3_test\ddr3_test\.Xil\Vivado-15432-DESKTOP-U9CG7EF\realtime\clk_wiz_0_stub.v
文件 1722 2018-11-04 10:00 09_ddr3_test\ddr3_test\.Xil\Vivado-15432-DESKTOP-U9CG7EF\realtime\ddr3_stub.v
文件 92 2018-11-04 10:00 09_ddr3_test\ddr3_test\.Xil\Vivado-15432-DESKTOP-U9CG7EF\realtime\dupFiles.rpt
文件 689 2018-11-04 10:00 09_ddr3_test\ddr3_test\.Xil\Vivado-15432-DESKTOP-U9CG7EF\realtime\ila_0_stub.v
目录 0 2018-11-04 10:00 09_ddr3_test\ddr3_test\.Xil\Vivado-15432-DESKTOP-U9CG7EF\realtime\tmp\
文件 4491 2018-11-04 10:00 09_ddr3_test\ddr3_test\.Xil\Vivado-15432-DESKTOP-U9CG7EF\realtime\top.tcl
目录 0 2018-11-04 09:03 09_ddr3_test\ddr3_test\.Xil\Vivado-15432-DESKTOP-U9CG7EF\wave\
目录 0 2018-11-05 21:40 09_ddr3_test\ddr3_test\clk_wiz_0_ex\
文件 857 2018-11-05 21:40 09_ddr3_test\ddr3_test\clk_wiz_0_ex\vivado.jou
文件 857 2018-11-05 21:40 09_ddr3_test\ddr3_test\clk_wiz_0_ex\vivado.log
文件 6528 2017-10-19 16:41 09_ddr3_test\ddr3_test\ddr3.ucf
目录 0 2018-11-06 21:44 09_ddr3_test\ddr3_test\ddr3_test.cache\
目录 0 2018-10-30 22:08 09_ddr3_test\ddr3_test\ddr3_test.cache\compile_simlib\
目录 0 2016-07-25 13:04 09_ddr3_test\ddr3_test\ddr3_test.cache\compile_simlib\activehdl\
目录 0 2016-07-25 13:04 09_ddr3_test\ddr3_test\ddr3_test.cache\compile_simlib\ies\
目录 0 2016-07-25 13:04 09_ddr3_test\ddr3_test\ddr3_test.cache\compile_simlib\modelsim\
目录 0 2016-07-25 13:04 09_ddr3_test\ddr3_test\ddr3_test.cache\compile_simlib\questa\
目录 0 2016-07-25 13:04 09_ddr3_test\ddr3_test\ddr3_test.cache\compile_simlib\riviera\
目录 0 2016-07-25 13:04 09_ddr3_test\ddr3_test\ddr3_test.cache\compile_simlib\vcs\
目录 0 2018-01-08 09:08 09_ddr3_test\ddr3_test\ddr3_test.cache\compile_simlib\xcelium\
目录 0 2018-10-30 22:08 09_ddr3_test\ddr3_test\ddr3_test.cache\ip\
目录 0 2018-01-05 17:15 09_ddr3_test\ddr3_test\ddr3_test.cache\ip\2017.4\
目录 0 2018-10-30 22:08 09_ddr3_test\ddr3_test\ddr3_test.cache\wt\
文件 5233 2018-11-06 22:20 09_ddr3_test\ddr3_test\ddr3_test.cache\wt\gui_handlers.wdf
文件 12120 2017-12-26 14:42 09_ddr3_test\ddr3_test\ddr3_test.cache\wt\gui_resources.wdf
............此处省略620个文件信息
----------- --------- ---------- ----- ----
目录 0 2018-10-30 22:08 09_ddr3_test\
目录 0 2018-11-06 22:20 09_ddr3_test\ddr3_test\
目录 0 2018-11-06 22:20 09_ddr3_test\ddr3_test\.Xil\
文件 7244 2017-12-26 13:30 09_ddr3_test\ddr3_test\.Xil\top_propImpl.xdc
目录 0 2018-11-04 10:00 09_ddr3_test\ddr3_test\.Xil\Vivado-15432-DESKTOP-U9CG7EF\
目录 0 2018-11-04 10:00 09_ddr3_test\ddr3_test\.Xil\Vivado-15432-DESKTOP-U9CG7EF\realtime\
文件 398 2018-11-04 10:00 09_ddr3_test\ddr3_test\.Xil\Vivado-15432-DESKTOP-U9CG7EF\realtime\clk_wiz_0_stub.v
文件 1722 2018-11-04 10:00 09_ddr3_test\ddr3_test\.Xil\Vivado-15432-DESKTOP-U9CG7EF\realtime\ddr3_stub.v
文件 92 2018-11-04 10:00 09_ddr3_test\ddr3_test\.Xil\Vivado-15432-DESKTOP-U9CG7EF\realtime\dupFiles.rpt
文件 689 2018-11-04 10:00 09_ddr3_test\ddr3_test\.Xil\Vivado-15432-DESKTOP-U9CG7EF\realtime\ila_0_stub.v
目录 0 2018-11-04 10:00 09_ddr3_test\ddr3_test\.Xil\Vivado-15432-DESKTOP-U9CG7EF\realtime\tmp\
文件 4491 2018-11-04 10:00 09_ddr3_test\ddr3_test\.Xil\Vivado-15432-DESKTOP-U9CG7EF\realtime\top.tcl
目录 0 2018-11-04 09:03 09_ddr3_test\ddr3_test\.Xil\Vivado-15432-DESKTOP-U9CG7EF\wave\
目录 0 2018-11-05 21:40 09_ddr3_test\ddr3_test\clk_wiz_0_ex\
文件 857 2018-11-05 21:40 09_ddr3_test\ddr3_test\clk_wiz_0_ex\vivado.jou
文件 857 2018-11-05 21:40 09_ddr3_test\ddr3_test\clk_wiz_0_ex\vivado.log
文件 6528 2017-10-19 16:41 09_ddr3_test\ddr3_test\ddr3.ucf
目录 0 2018-11-06 21:44 09_ddr3_test\ddr3_test\ddr3_test.cache\
目录 0 2018-10-30 22:08 09_ddr3_test\ddr3_test\ddr3_test.cache\compile_simlib\
目录 0 2016-07-25 13:04 09_ddr3_test\ddr3_test\ddr3_test.cache\compile_simlib\activehdl\
目录 0 2016-07-25 13:04 09_ddr3_test\ddr3_test\ddr3_test.cache\compile_simlib\ies\
目录 0 2016-07-25 13:04 09_ddr3_test\ddr3_test\ddr3_test.cache\compile_simlib\modelsim\
目录 0 2016-07-25 13:04 09_ddr3_test\ddr3_test\ddr3_test.cache\compile_simlib\questa\
目录 0 2016-07-25 13:04 09_ddr3_test\ddr3_test\ddr3_test.cache\compile_simlib\riviera\
目录 0 2016-07-25 13:04 09_ddr3_test\ddr3_test\ddr3_test.cache\compile_simlib\vcs\
目录 0 2018-01-08 09:08 09_ddr3_test\ddr3_test\ddr3_test.cache\compile_simlib\xcelium\
目录 0 2018-10-30 22:08 09_ddr3_test\ddr3_test\ddr3_test.cache\ip\
目录 0 2018-01-05 17:15 09_ddr3_test\ddr3_test\ddr3_test.cache\ip\2017.4\
目录 0 2018-10-30 22:08 09_ddr3_test\ddr3_test\ddr3_test.cache\wt\
文件 5233 2018-11-06 22:20 09_ddr3_test\ddr3_test\ddr3_test.cache\wt\gui_handlers.wdf
文件 12120 2017-12-26 14:42 09_ddr3_test\ddr3_test\ddr3_test.cache\wt\gui_resources.wdf
............此处省略620个文件信息
- 上一篇:自定义带进度按钮
- 下一篇:S5PV210开发板学习经典教程
相关资源
- Advanced ASIC Chip Synthesis Using Synopsys De
- 设计与验证:Verilog HDL 吴继华编著
- VerilogHDL那些事儿-整合篇.pdf
- 数字逻辑基础与Verilog设计原书第2版
- FPGA开发板Verilog例程基础+进阶
- VerilogHDL数字设计与综合第二版带书签
- Verilog HDL 程序设计与实践可编辑版本
- vivado hls的学习资源
- zynq7010矿机EBZA4205的Vivado 2017.4工程项目
- 国外经典FPGA-Prototyping-By-Verilog-Exampl
- 基于verilog的多周期CPU设计
- FPGA驱动OLED动态显示Verilog代码
- sublime text3 verilog&VHDL;语言专版
- VHDL转换VERILOG工具
- verilog编写的流水线cpu
- SystemVerilog硬件设计及建模中文+英文
- Verilog编写CRC5校验码,带modelsim仿真,
- 基于verilog的FPGA实验教程
- 基于Verilog的方波信号发生器加等精度
- vivado从此开始
- Verilog数字系统设计教程.pdf
- Svpwm_verilog
- 潘松 《EDA技术实用教程第五版》ppt
- 基于FPGA的简易密码锁
- 黑金spartan-6开发板verilog教程
- 设计与验证:Verilog+HDL(清晰带书签)
- Verilog实现MIPS流水线模拟
- 塞林思SDI开发源码FPGA
- SystemVerilog Assertions and Functional Covera
- 《Verilog数字系统设计教程》.pdf 扫描
评论
共有 条评论