资源简介
开发环境为vivado2017.4和Basys3的开发板。其中包括方波信号发生器(1Hz-10MHz可调,分5个挡位,占空比20%-80%可调)。等精度测量法,待测信号占空比和频率信息有数码管显示,按键切换显示。资源非常可靠完整,分数价值远远不止5分。这个也是2015全国电赛的题目,只不过不包括VGA显示部分。
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2018-11-01 21:05 main\
目录 0 2018-11-01 21:05 main\.Xil\
目录 0 2018-11-01 17:45 main\main.cache\
目录 0 2018-11-01 13:42 main\main.cache\compile_simlib\
目录 0 2018-11-01 21:05 main\main.cache\compile_simlib\activehdl\
目录 0 2018-11-01 21:05 main\main.cache\compile_simlib\ies\
目录 0 2018-11-01 21:05 main\main.cache\compile_simlib\modelsim\
目录 0 2018-11-01 21:05 main\main.cache\compile_simlib\questa\
目录 0 2018-11-01 21:05 main\main.cache\compile_simlib\riviera\
目录 0 2018-11-01 21:05 main\main.cache\compile_simlib\vcs\
目录 0 2018-11-01 21:05 main\main.cache\compile_simlib\xcelium\
目录 0 2018-11-01 14:26 main\main.cache\ip\
目录 0 2018-11-01 21:05 main\main.cache\ip\2018.2\
目录 0 2018-11-01 13:42 main\main.cache\wt\
文件 4759 2018-11-01 21:05 main\main.cache\wt\gui_handlers.wdf
文件 1731 2018-11-01 21:05 main\main.cache\wt\java_command_handlers.wdf
文件 122 2018-11-01 20:59 main\main.cache\wt\project.wpc
文件 5382 2018-11-01 20:57 main\main.cache\wt\synthesis.wdf
文件 100 2018-11-01 20:56 main\main.cache\wt\synthesis_details.wdf
文件 5167 2018-11-01 21:05 main\main.cache\wt\webtalk_pa.xml
目录 0 2018-11-01 21:02 main\main.hw\
目录 0 2018-11-01 13:42 main\main.hw\hw_1\
文件 793 2018-11-01 21:02 main\main.hw\hw_1\hw.xml
目录 0 2018-11-01 21:05 main\main.hw\hw_1\wave\
文件 343 2018-11-01 08:54 main\main.hw\main.lpr
目录 0 2018-11-01 13:42 main\main.hw\webtalk\
文件 59 2018-11-01 11:20 main\main.hw\webtalk\.xsim_webtallk.info
文件 768 2018-11-01 11:20 main\main.hw\webtalk\labtool_webtalk.log
文件 3514 2018-11-01 11:20 main\main.hw\webtalk\labtool_webtalk.tcl
文件 2970 2018-11-01 11:20 main\main.hw\webtalk\usage_statistics_ext_labtool.html
文件 1138 2018-11-01 11:20 main\main.hw\webtalk\usage_statistics_ext_labtool.wdm
............此处省略318个文件信息
----------- --------- ---------- ----- ----
目录 0 2018-11-01 21:05 main\
目录 0 2018-11-01 21:05 main\.Xil\
目录 0 2018-11-01 17:45 main\main.cache\
目录 0 2018-11-01 13:42 main\main.cache\compile_simlib\
目录 0 2018-11-01 21:05 main\main.cache\compile_simlib\activehdl\
目录 0 2018-11-01 21:05 main\main.cache\compile_simlib\ies\
目录 0 2018-11-01 21:05 main\main.cache\compile_simlib\modelsim\
目录 0 2018-11-01 21:05 main\main.cache\compile_simlib\questa\
目录 0 2018-11-01 21:05 main\main.cache\compile_simlib\riviera\
目录 0 2018-11-01 21:05 main\main.cache\compile_simlib\vcs\
目录 0 2018-11-01 21:05 main\main.cache\compile_simlib\xcelium\
目录 0 2018-11-01 14:26 main\main.cache\ip\
目录 0 2018-11-01 21:05 main\main.cache\ip\2018.2\
目录 0 2018-11-01 13:42 main\main.cache\wt\
文件 4759 2018-11-01 21:05 main\main.cache\wt\gui_handlers.wdf
文件 1731 2018-11-01 21:05 main\main.cache\wt\java_command_handlers.wdf
文件 122 2018-11-01 20:59 main\main.cache\wt\project.wpc
文件 5382 2018-11-01 20:57 main\main.cache\wt\synthesis.wdf
文件 100 2018-11-01 20:56 main\main.cache\wt\synthesis_details.wdf
文件 5167 2018-11-01 21:05 main\main.cache\wt\webtalk_pa.xm
目录 0 2018-11-01 21:02 main\main.hw\
目录 0 2018-11-01 13:42 main\main.hw\hw_1\
文件 793 2018-11-01 21:02 main\main.hw\hw_1\hw.xm
目录 0 2018-11-01 21:05 main\main.hw\hw_1\wave\
文件 343 2018-11-01 08:54 main\main.hw\main.lpr
目录 0 2018-11-01 13:42 main\main.hw\webtalk\
文件 59 2018-11-01 11:20 main\main.hw\webtalk\.xsim_webtallk.info
文件 768 2018-11-01 11:20 main\main.hw\webtalk\labtool_webtalk.log
文件 3514 2018-11-01 11:20 main\main.hw\webtalk\labtool_webtalk.tcl
文件 2970 2018-11-01 11:20 main\main.hw\webtalk\usage_statistics_ext_labtool.html
文件 1138 2018-11-01 11:20 main\main.hw\webtalk\usage_statistics_ext_labtool.wdm
............此处省略318个文件信息
相关资源
- Verilog数字系统设计教程.pdf
- Svpwm_verilog
- 潘松 《EDA技术实用教程第五版》ppt
- 基于FPGA的简易密码锁
- 黑金spartan-6开发板verilog教程
- 设计与验证:Verilog+HDL(清晰带书签)
- Verilog实现MIPS流水线模拟
- 塞林思SDI开发源码FPGA
- SystemVerilog Assertions and Functional Covera
- 《Verilog数字系统设计教程》.pdf 扫描
- 基于fpga的正弦信号发生器verilog代码
- 基于Verilog的BPSK
- XILINX FPGA Verilog编程大全 很好的例程
- SystemVerilog验证 测试平台编写指南第二
- 黑金Altera开发板AX301Verilog教程
- Verilog SOPC高级实验教程 -夏宇闻-带书
- Digital Systems Design Using Verilog.bak
- SystemVerilog三本经典书打包
- 基于FPGA的多功能时钟verilog语言.zip
- The UVM Primer中文+英文
- systemVerilog Assertion应用指南完整版
- 黑金Sparten6开发板AX309 Verilog教程V3.2
- FPGA入门学习资料含14个完整工程,b
- 设计与验证-Verilog HDL.pdf
- DDR3 SDRAM原理和初始化、读写的Verilo
- 并行CRC16CRC8哈希碰撞测试的FPGA实现,
- 基于FPGA的简易示波器、频谱仪
- Xilinx FPGA开发实用教程第2版 —— 田耘
- 基于VerilogHDL的SPWM全数字算法的FPGA实
- 基于Verilog语言的FPGA交通灯设计.zip
评论
共有 条评论