资源简介
基于verilog的BPSK,正弦波为载波,调制信号为PN序列,附硬件调频
代码片段和文件信息
%
%THIS IS A WIZARD GENERATED FILE. DO NOT EDIT THIS FILE!
%
%---------------------------------------------------------------------------------------------------------
%This is a filter with fixed coefficients.
%This Model Only Support Single Channel Input Data.
%Please input:
%data vector: stimulation(1:n)
% This Model Only Support FIR_WIDTH to 51 Bits
%FILTER PARAMETER
%Input Data Width: 16
%Interpolation Factor: 1
%Decimation Factor: 1
%FIR Width (Full Calculation Width Before Output Width Adjust) :37
%-----------------------------------------------------------------------------------------------------------
%MegaWizard Scaled Coefficient Values
function output = lp_fir_mlab(stimulation bank);
coef_matrix_in= [25772596265227442872303632353469373840404376474451435573603265207035757781438732934399751062611294119781267613386141071483615573163151706117808185551930020041207762150422223229302362524305249692561526241268472743027989285232903029509299593037930768311253144831738319933221232396325443265532729327673276732729326553254432396322123199331738314483112530768303792995929509290302852327989274302684726241256152496924305236252293022223215042077620041193001855517808170611631515573148361410713386126761197811294106269975934387328143757770356520603255735143474443764040373834693235303628722744265225962577];
INTER_FACTOR = 1;
DECI_FACTOR = 1;
MSB_RM = 2;
MSB_TYPE = 0;
LSB_RM = 0;
LSB_TYPE = 0;
FIR_WIDTH = 37 + MSB_RM + LSB_RM;
OUT_WIDTH = 37 ; %37
DATA_WIDTH = 16;
% check size of inputs.
DY = size(stimulation 2);
CY = size(coef_matrix_in 2);
if CY ~= DY * INTER_FACTOR
fprintf(‘WARNING : coef_matrix size and input data size does not match\n‘);
end
%fill coef_matrix to length of data with the latest coef set
if CY < DY * INTER_FACTOR
coef_matrix = coef_matrix_in(bank + 1 :);
end
% check if input is integer
int_sti=round(stimulation);
T = (int_sti ~= stimulation);
if (max(T)~=0)
fprintf(‘WARNING : Integer Input Expected: Rounding Fractional Input to Nearest Integer...\n‘);
end
%Input overflow check
%set max/min for signed
maxdat = 2^(DATA_WIDTH-1)-1;
mindat = -maxdat-1;
%Saturating Input Value
a=find(int_sti>maxdat);
b=find(int_sti if (~isempty(a)|~isempty(b))
fprintf(‘WARNING : Input Amplitude Exceeds MAXIMUM/MINIMUM allowable values - saturating input values...\n‘);
lena = length (a);
lenb = length (b);
for i =1:lena
fprintf(‘%d > %d \n‘ int_sti(a(i)) maxdat);
int_sti(a(i)) = maxdat;
end
for i =1:lenb
fprintf(‘%d < %d \n‘ int_sti(b(i)) mindat);
int_sti(b(i)) = mindat;
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2019-03-02 11:40 bpsk7.0.PN\
文件 469 2019-02-27 22:52 bpsk7.0.PN\AD.V
文件 412 2019-01-05 23:21 bpsk7.0.PN\AD.V.bak
文件 1083 2019-01-01 15:52 bpsk7.0.PN\bpsk.bdf
文件 2646 2018-12-31 21:33 bpsk7.0.PN\bpsk.bsf
文件 1441 2019-01-05 18:42 bpsk7.0.PN\bpsk.mif
文件 1339 2018-12-31 17:32 bpsk7.0.PN\bpsk.qpf
文件 13884 2019-03-02 11:40 bpsk7.0.PN\bpsk.qsf
文件 3944 2019-03-02 11:40 bpsk7.0.PN\bpsk.qws
文件 3007 2019-03-01 14:36 bpsk7.0.PN\bpsk.v
文件 3095 2019-01-07 10:53 bpsk7.0.PN\bpsk.v.bak
文件 55624 2019-01-18 14:05 bpsk7.0.PN\bpsk_assignment_defaults.qdf
文件 1097 2019-03-02 07:38 bpsk7.0.PN\bpsk_nativeli
文件 4875 2019-03-02 07:37 bpsk7.0.PN\c5_pin_model_dump.txt
文件 3988 2019-01-18 08:41 bpsk7.0.PN\clk_pill.bsf
文件 286 2019-01-18 08:41 bpsk7.0.PN\clk_pill.cmp
文件 491 2019-01-18 08:41 bpsk7.0.PN\clk_pill.ppf
文件 54648 2019-01-18 08:41 bpsk7.0.PN\clk_pill.qip
文件 514 2019-01-18 08:41 bpsk7.0.PN\clk_pill.sip
文件 187 2019-01-18 08:41 bpsk7.0.PN\clk_pill.spd
文件 17438 2019-01-18 08:41 bpsk7.0.PN\clk_pill.v
文件 25 2019-01-18 08:41 bpsk7.0.PN\clk_pill_sim.f
文件 2633 2018-12-31 21:36 bpsk7.0.PN\Controller.bsf
文件 1707 2019-02-26 13:33 bpsk7.0.PN\Controller.v
文件 0 2018-12-31 18:43 bpsk7.0.PN\Controller.v.bak
文件 2158 2018-12-31 21:36 bpsk7.0.PN\counter.bsf
文件 669 2019-02-26 00:40 bpsk7.0.PN\counter.v
文件 0 2018-12-31 18:04 bpsk7.0.PN\counter.v.bak
文件 0 2019-02-26 13:30 bpsk7.0.PN\DA.v
文件 0 2019-01-07 10:15 bpsk7.0.PN\DA.v.bak
目录 0 2019-03-02 11:40 bpsk7.0.PN\db\
............此处省略786个文件信息
- 上一篇:王小凤主讲 严蔚敏《数据结构》考研考点精讲及复习思路
- 下一篇:中国象棋源代码
相关资源
- 直方图均衡化FPGA实现代码
- XILINX FPGA Verilog编程大全 很好的例程
- Xilinx Zynq Ultrascale+ datasheet
- Verilog SOPC高级实验教程 -夏宇闻-带书
- virtex-5原版用户手册+中文用户手册U
- ALINX黑金Zynq7000开发平台AX7010_AX7020配套
- 基于SOC fpga的开发教程
- FPGA控制dac7731
- 基于FPGA的多功能时钟verilog语言.zip
- 赛灵思FPGA-XC6SLX9最小系统资料
- 黑金Sparten6开发板AX309 Verilog教程V3.2
- 基于FPGA的电机控制代码
- FPGA入门学习资料含14个完整工程,b
- 皮秒级TDC设计
- AD9854模块测试代码51,STM32,FPGA,芯片
- DDR3 SDRAM原理和初始化、读写的Verilo
- 简易逻辑分析仪设计报告及原理图
- FPGA之道.pdf 完整版压缩包
- 并行CRC16CRC8哈希碰撞测试的FPGA实现,
- 基于FPGA的数字图像处理原理及应用
- 基于Cadence Allegro的FPGA高速板卡设计
- FPGA数字信号处理与工程应用实践
- 基于FPGA的数字图像处理原理及应用及
- 《勇敢的芯伴你玩转Xilinx FPGA》.pdf
- 基于FPGA的简易示波器、频谱仪
- FPGA设计技巧与案例开发详解 第2版 高
- Xilinx FPGA开发实用教程第2版 —— 田耘
- 基于VerilogHDL的SPWM全数字算法的FPGA实
- 基于Verilog语言的FPGA交通灯设计.zip
- 《FPGA之道》,需要的学习
评论
共有 条评论