资源简介
最近做了一个小实验，实验要求通过并行CRC16和CRC8算法分别把24bit,16bit的数据输入压缩成16bit,8bit.并测试哈希碰撞（把最终的哈希值放到两个RAM中并逐个循环比较），很简单的一个工程，大家可以一起分享学习。
贴两个可以根据输入输出位宽自动生成CRC算法VERILOG代码的网站。
https://www.easics.com/webtools/crctool
http://outputlogic.com/?page_id=321
代码片段和文件信息
相关资源
- 基于FPGA的数字图像处理原理及应用
- 基于Cadence Allegro的FPGA高速板卡设计
- FPGA数字信号处理与工程应用实践
- 基于FPGA的数字图像处理原理及应用及
- 《勇敢的芯伴你玩转Xilinx FPGA》.pdf
- 基于FPGA的简易示波器、频谱仪
- FPGA设计技巧与案例开发详解 第2版 高
- Xilinx FPGA开发实用教程第2版 —— 田耘
- 基于VerilogHDL的SPWM全数字算法的FPGA实
- 基于Verilog语言的FPGA交通灯设计.zip
- 《FPGA之道》，需要的学习
- 贪吃蛇的FPGA代码
- 简易数字信号传输性能分析仪fpga代码
- 田耘《无线通信FPGA设计》电子书与源
- 锁相环技术原理及FPGA实现 杜勇 书P
- XILINX FPGA数字信号处理权威指南-从H
- Verilog HDL入门第三版
- 《ZYNQ SOC修炼秘籍》完整版共1200页
- Altera FPGA／CPLD设计 基础篇（第2版（最
- Xilinx可编程逻辑器件的高级应用与设
- FPGA的CNN网络加速代码，重磅资源
- 黑金AX7102开发教程
- 01_ALINX_ZYNQ_MPSoC（AXU3CG）逻辑开发教程
- fpga学习资料fpga学习资料
- 基于FPGA的OLED液晶显示
- STM32F407上实现Modbus协议，包括多种C
- Xilinx PCIe BMD XAPP1053罪行最新版
- 一个关于DPSK收发的完整FPGA工程代码，
- FPGA实现DDS正弦波、方波、三角波发生
- 基于verilog的带fifo的串口设计
川公网安备 51152502000135号
评论
共有 条评论