资源简介
本设计是采用EDA技术设计的一种8B /10B 编解码电路,实现了在高速的串行数据传输中的直流平衡。利用verilog HDL 逻辑设计语言,经过modelsim、quartus II的仿真和下载验证,实现其编码和解码的功能。
该编解码电路设计大体上可以由五个模块构成,分别是默认编码模块、差异度计算模块、编码校正模块、并串转换模块、显示模块。
采用Verilog HDL 描述、modelsim 10.2a 进行功能仿真、Quartus II 13.1 进行FPGA逻辑综合和适配下载,最后在Alter 公司的Cyclone IV E 的芯片EP4CE6F17C8 上实现并完成测试。
资源包中附有quartusII 的项目文件和代码,直接打开即可使用。

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2019-01-14 20:52 encode_decode_top6\
目录 0 2018-12-30 22:59 encode_decode_top6\code\
文件 1099 2018-12-26 22:40 encode_decode_top6\code\control_baud.v
文件 1905 2019-01-13 10:16 encode_decode_top6\code\core_control.v
文件 4497 2019-01-12 15:05 encode_decode_top6\code\decode_calculation.v
文件 978 2019-01-12 14:57 encode_decode_top6\code\default_encode_3b_to_4b.v
文件 1852 2019-01-12 14:58 encode_decode_top6\code\default_encode_5b_to_6b.v
文件 5496 2019-01-12 15:00 encode_decode_top6\code\display2.v
文件 1783 2019-01-12 14:56 encode_decode_top6\code\encode8b10b1.v
文件 470 2018-12-29 10:43 encode_decode_top6\code\encode_decode_top.v
文件 1856 2019-01-12 15:01 encode_decode_top6\code\encode_input_generate.v
文件 52984 2018-12-30 14:28 encode_decode_top6\code\encode_standard.v
文件 1331 2018-12-26 13:38 encode_decode_top6\code\particular.v
文件 1159 2019-01-12 14:58 encode_decode_top6\code\running_disparity.v
目录 0 2019-01-14 20:52 encode_decode_top6\db\
文件 1292 2018-12-29 10:50 encode_decode_top6\db\encode_decode_top.(0).cnf.cdb
文件 920 2018-12-29 10:50 encode_decode_top6\db\encode_decode_top.(0).cnf.hdb
文件 2629 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(1).cnf.cdb
文件 1931 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(1).cnf.hdb
文件 1676 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(10).cnf.cdb
文件 880 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(10).cnf.hdb
文件 19210 2018-12-30 14:29 encode_decode_top6\db\encode_decode_top.(11).cnf.cdb
文件 5102 2018-12-30 14:29 encode_decode_top6\db\encode_decode_top.(11).cnf.hdb
文件 3010 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(2).cnf.cdb
文件 1560 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(2).cnf.hdb
文件 1443 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(3).cnf.cdb
文件 784 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(3).cnf.hdb
文件 1489 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(4).cnf.cdb
文件 1224 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(4).cnf.hdb
文件 1992 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(5).cnf.cdb
文件 882 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(5).cnf.hdb
............此处省略113个文件信息
----------- --------- ---------- ----- ----
目录 0 2019-01-14 20:52 encode_decode_top6\
目录 0 2018-12-30 22:59 encode_decode_top6\code\
文件 1099 2018-12-26 22:40 encode_decode_top6\code\control_baud.v
文件 1905 2019-01-13 10:16 encode_decode_top6\code\core_control.v
文件 4497 2019-01-12 15:05 encode_decode_top6\code\decode_calculation.v
文件 978 2019-01-12 14:57 encode_decode_top6\code\default_encode_3b_to_4b.v
文件 1852 2019-01-12 14:58 encode_decode_top6\code\default_encode_5b_to_6b.v
文件 5496 2019-01-12 15:00 encode_decode_top6\code\display2.v
文件 1783 2019-01-12 14:56 encode_decode_top6\code\encode8b10b1.v
文件 470 2018-12-29 10:43 encode_decode_top6\code\encode_decode_top.v
文件 1856 2019-01-12 15:01 encode_decode_top6\code\encode_input_generate.v
文件 52984 2018-12-30 14:28 encode_decode_top6\code\encode_standard.v
文件 1331 2018-12-26 13:38 encode_decode_top6\code\particular.v
文件 1159 2019-01-12 14:58 encode_decode_top6\code\running_disparity.v
目录 0 2019-01-14 20:52 encode_decode_top6\db\
文件 1292 2018-12-29 10:50 encode_decode_top6\db\encode_decode_top.(0).cnf.cdb
文件 920 2018-12-29 10:50 encode_decode_top6\db\encode_decode_top.(0).cnf.hdb
文件 2629 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(1).cnf.cdb
文件 1931 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(1).cnf.hdb
文件 1676 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(10).cnf.cdb
文件 880 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(10).cnf.hdb
文件 19210 2018-12-30 14:29 encode_decode_top6\db\encode_decode_top.(11).cnf.cdb
文件 5102 2018-12-30 14:29 encode_decode_top6\db\encode_decode_top.(11).cnf.hdb
文件 3010 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(2).cnf.cdb
文件 1560 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(2).cnf.hdb
文件 1443 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(3).cnf.cdb
文件 784 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(3).cnf.hdb
文件 1489 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(4).cnf.cdb
文件 1224 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(4).cnf.hdb
文件 1992 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(5).cnf.cdb
文件 882 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(5).cnf.hdb
............此处省略113个文件信息
相关资源
- FPGA实现PID.v
- 基于FPGA的sdi视频传输工程(k7_sdi_rx
- FPGA彩条显示
- Xilinx-FPGA-引脚功能详细介绍.doc
- 基于xilinx FPGA的PCIe设计实战
- 基于PCIe的FPGA动态配置设计与实现
- 为什么工程师要掌握FPGA开发知识?
- 八三编码器设计 VHDL代码 简单,包附
- 数字频率合成dds正弦波基于FPGA的DDS产
- 3人表决器 QuartusII
- 基于MIPS指令集的32位CPU设计与Verilog语
- Verilog FPGA UART串口控制器
- 六路智能抢答器VHDL语言
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE,和
- FPGA在步进电机驱动上的应用实例及代
- vhdl与lcd1602实现的多控制电子钟
- 硬件课程设计—流水灯(quartus软件
- Verilog按键代码
- verilog的PCI源代码,非常详细,顶层模
- fpga实现频率测量
- FPGA开发-ChipScope教程
- ASK调制与解调VHDL程序及仿真
- 红外循迹小车VHDL程序
- VHDL学习及实例(100个例子)
- VHDL 7人表决器
- CPLD Verilog数字密码锁 源码
- VHDL语言编写的100实用的例程
- VHDL写的四人抢答器
- lcd12864的VHDL程序
评论
共有 条评论