资源简介
本设计是采用EDA技术设计的一种8B /10B 编解码电路,实现了在高速的串行数据传输中的直流平衡。利用verilog HDL 逻辑设计语言,经过modelsim、quartus II的仿真和下载验证,实现其编码和解码的功能。
该编解码电路设计大体上可以由五个模块构成,分别是默认编码模块、差异度计算模块、编码校正模块、并串转换模块、显示模块。
采用Verilog HDL 描述、modelsim 10.2a 进行功能仿真、Quartus II 13.1 进行FPGA逻辑综合和适配下载,最后在Alter 公司的Cyclone IV E 的芯片EP4CE6F17C8 上实现并完成测试。
资源包中附有quartusII 的项目文件和代码,直接打开即可使用。
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2019-01-14 20:52 encode_decode_top6\
目录 0 2018-12-30 22:59 encode_decode_top6\code\
文件 1099 2018-12-26 22:40 encode_decode_top6\code\control_baud.v
文件 1905 2019-01-13 10:16 encode_decode_top6\code\core_control.v
文件 4497 2019-01-12 15:05 encode_decode_top6\code\decode_calculation.v
文件 978 2019-01-12 14:57 encode_decode_top6\code\default_encode_3b_to_4b.v
文件 1852 2019-01-12 14:58 encode_decode_top6\code\default_encode_5b_to_6b.v
文件 5496 2019-01-12 15:00 encode_decode_top6\code\display2.v
文件 1783 2019-01-12 14:56 encode_decode_top6\code\encode8b10b1.v
文件 470 2018-12-29 10:43 encode_decode_top6\code\encode_decode_top.v
文件 1856 2019-01-12 15:01 encode_decode_top6\code\encode_input_generate.v
文件 52984 2018-12-30 14:28 encode_decode_top6\code\encode_standard.v
文件 1331 2018-12-26 13:38 encode_decode_top6\code\particular.v
文件 1159 2019-01-12 14:58 encode_decode_top6\code\running_disparity.v
目录 0 2019-01-14 20:52 encode_decode_top6\db\
文件 1292 2018-12-29 10:50 encode_decode_top6\db\encode_decode_top.(0).cnf.cdb
文件 920 2018-12-29 10:50 encode_decode_top6\db\encode_decode_top.(0).cnf.hdb
文件 2629 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(1).cnf.cdb
文件 1931 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(1).cnf.hdb
文件 1676 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(10).cnf.cdb
文件 880 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(10).cnf.hdb
文件 19210 2018-12-30 14:29 encode_decode_top6\db\encode_decode_top.(11).cnf.cdb
文件 5102 2018-12-30 14:29 encode_decode_top6\db\encode_decode_top.(11).cnf.hdb
文件 3010 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(2).cnf.cdb
文件 1560 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(2).cnf.hdb
文件 1443 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(3).cnf.cdb
文件 784 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(3).cnf.hdb
文件 1489 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(4).cnf.cdb
文件 1224 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(4).cnf.hdb
文件 1992 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(5).cnf.cdb
文件 882 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(5).cnf.hdb
............此处省略113个文件信息
----------- --------- ---------- ----- ----
目录 0 2019-01-14 20:52 encode_decode_top6\
目录 0 2018-12-30 22:59 encode_decode_top6\code\
文件 1099 2018-12-26 22:40 encode_decode_top6\code\control_baud.v
文件 1905 2019-01-13 10:16 encode_decode_top6\code\core_control.v
文件 4497 2019-01-12 15:05 encode_decode_top6\code\decode_calculation.v
文件 978 2019-01-12 14:57 encode_decode_top6\code\default_encode_3b_to_4b.v
文件 1852 2019-01-12 14:58 encode_decode_top6\code\default_encode_5b_to_6b.v
文件 5496 2019-01-12 15:00 encode_decode_top6\code\display2.v
文件 1783 2019-01-12 14:56 encode_decode_top6\code\encode8b10b1.v
文件 470 2018-12-29 10:43 encode_decode_top6\code\encode_decode_top.v
文件 1856 2019-01-12 15:01 encode_decode_top6\code\encode_input_generate.v
文件 52984 2018-12-30 14:28 encode_decode_top6\code\encode_standard.v
文件 1331 2018-12-26 13:38 encode_decode_top6\code\particular.v
文件 1159 2019-01-12 14:58 encode_decode_top6\code\running_disparity.v
目录 0 2019-01-14 20:52 encode_decode_top6\db\
文件 1292 2018-12-29 10:50 encode_decode_top6\db\encode_decode_top.(0).cnf.cdb
文件 920 2018-12-29 10:50 encode_decode_top6\db\encode_decode_top.(0).cnf.hdb
文件 2629 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(1).cnf.cdb
文件 1931 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(1).cnf.hdb
文件 1676 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(10).cnf.cdb
文件 880 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(10).cnf.hdb
文件 19210 2018-12-30 14:29 encode_decode_top6\db\encode_decode_top.(11).cnf.cdb
文件 5102 2018-12-30 14:29 encode_decode_top6\db\encode_decode_top.(11).cnf.hdb
文件 3010 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(2).cnf.cdb
文件 1560 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(2).cnf.hdb
文件 1443 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(3).cnf.cdb
文件 784 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(3).cnf.hdb
文件 1489 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(4).cnf.cdb
文件 1224 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(4).cnf.hdb
文件 1992 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(5).cnf.cdb
文件 882 2019-01-13 10:16 encode_decode_top6\db\encode_decode_top.(5).cnf.hdb
............此处省略113个文件信息
相关资源
- 具有可编程环路补偿功能高密度电源
- FPGA系统中有源电容放电电路设计需注
- 玩转Altera FPGA:基于PLL分频计数的LE
- 二院型号FPGA 硬件描述语言编程准则
- ETC中FM0解码器的设计
- 基于FPGA和万兆网的GigE Vison设计方案
- Xilinx FPGA底层资源架构与设计规范
- fpga多通道采样
- 用Verilog语言写的CPLD和MCU通讯的SPI接口
- ARM9指令cache的verilog代码
- 基于FPGA的电梯控制器系统设计
- 基于MCU+FPGA的LED大屏幕控制系统的设计
- Modelsim学习资料很全
- ddr_verilog
- 宽频带数字锁相环的设计及基于FPGA的
- 一种基于FPGA的三相锁相环设计方法
- 开发板EP4CE10F17C8技术手册.zip
- 基于FPGA的快速并行FFT及应用
- 基于FPGA的移位寄存器流水线结构FFT处
- 基于FPGA的彩色线阵CCD图像采集系统设
- 在FPGA上优化实现复数浮点计算
- 基于FPGA的高速流水线浮点乘法器设计
- 电源纹波调试的小结
- 详析单片机、ARM、FPGA嵌入式的特点和
- 详析单片机、ARM、FPGA嵌入式的特点
- actel fpga外部输入时钟毛刺问题排查与
- 基于Actel FPGA的TFT控制器技术方案设计
- FPGA实现单极性SPWM调制
- uart_tx.zip
- 基于FPGA的多电平载波移相SPWM方法实现
评论
共有 条评论