资源简介
此为本人在准备CPU设计大综合实验的时候所写下的3.0版本CPU,也是第二个能够完整运行的CPU,可以跑通所有的指令,预估评分在90上下吧
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2018-12-22 16:49 CPU3(success)\
文件 2767 2018-12-12 19:24 CPU3(success)\alu.bsf
文件 1398 2018-12-15 09:39 CPU3(success)\alu.vhd
文件 1398 2018-12-12 19:23 CPU3(success)\alu.vhd.bak
文件 1584 2018-12-17 16:52 CPU3(success)\cz.bsf
文件 322 2018-12-17 16:51 CPU3(success)\cz.vhd
目录 0 2018-12-22 16:49 CPU3(success)\db\
文件 1899 2018-12-06 16:58 CPU3(success)\db\add_sub_2rh.tdf
文件 3063 2018-12-06 16:58 CPU3(success)\db\add_sub_8rh.tdf
文件 3221 2018-12-07 21:37 CPU3(success)\db\add_sub_9rh.tdf
文件 3220 2018-12-07 21:37 CPU3(success)\db\add_sub_lnh.tdf
文件 9390 2018-12-06 15:48 CPU3(success)\db\altsyncram_4591.tdf
文件 5063 2018-12-20 00:21 CPU3(success)\db\junmo.(0).cnf.cdb
文件 2585 2018-12-20 00:21 CPU3(success)\db\junmo.(0).cnf.hdb
文件 6234 2018-12-15 09:39 CPU3(success)\db\junmo.(1).cnf.cdb
文件 2540 2018-12-15 09:39 CPU3(success)\db\junmo.(1).cnf.hdb
文件 1285 2018-12-06 15:48 CPU3(success)\db\junmo.(10).cnf.cdb
文件 770 2018-12-06 15:48 CPU3(success)\db\junmo.(10).cnf.hdb
文件 1491 2018-12-22 16:49 CPU3(success)\db\junmo.(11).cnf.cdb
文件 696 2018-12-22 16:49 CPU3(success)\db\junmo.(11).cnf.hdb
文件 974 2018-12-13 10:14 CPU3(success)\db\junmo.(12).cnf.cdb
文件 1507 2018-12-13 10:14 CPU3(success)\db\junmo.(12).cnf.hdb
文件 1090 2018-12-12 17:30 CPU3(success)\db\junmo.(13).cnf.cdb
文件 1176 2018-12-12 17:30 CPU3(success)\db\junmo.(13).cnf.hdb
文件 1465 2018-12-12 19:23 CPU3(success)\db\junmo.(14).cnf.cdb
文件 644 2018-12-12 19:23 CPU3(success)\db\junmo.(14).cnf.hdb
文件 1301 2018-12-12 19:23 CPU3(success)\db\junmo.(15).cnf.cdb
文件 911 2018-12-12 19:23 CPU3(success)\db\junmo.(15).cnf.hdb
文件 1592 2018-12-12 19:24 CPU3(success)\db\junmo.(16).cnf.cdb
文件 644 2018-12-12 19:24 CPU3(success)\db\junmo.(16).cnf.hdb
文件 1117 2018-12-13 11:59 CPU3(success)\db\junmo.(17).cnf.cdb
............此处省略138个文件信息
----------- --------- ---------- ----- ----
目录 0 2018-12-22 16:49 CPU3(success)\
文件 2767 2018-12-12 19:24 CPU3(success)\alu.bsf
文件 1398 2018-12-15 09:39 CPU3(success)\alu.vhd
文件 1398 2018-12-12 19:23 CPU3(success)\alu.vhd.bak
文件 1584 2018-12-17 16:52 CPU3(success)\cz.bsf
文件 322 2018-12-17 16:51 CPU3(success)\cz.vhd
目录 0 2018-12-22 16:49 CPU3(success)\db\
文件 1899 2018-12-06 16:58 CPU3(success)\db\add_sub_2rh.tdf
文件 3063 2018-12-06 16:58 CPU3(success)\db\add_sub_8rh.tdf
文件 3221 2018-12-07 21:37 CPU3(success)\db\add_sub_9rh.tdf
文件 3220 2018-12-07 21:37 CPU3(success)\db\add_sub_lnh.tdf
文件 9390 2018-12-06 15:48 CPU3(success)\db\altsyncram_4591.tdf
文件 5063 2018-12-20 00:21 CPU3(success)\db\junmo.(0).cnf.cdb
文件 2585 2018-12-20 00:21 CPU3(success)\db\junmo.(0).cnf.hdb
文件 6234 2018-12-15 09:39 CPU3(success)\db\junmo.(1).cnf.cdb
文件 2540 2018-12-15 09:39 CPU3(success)\db\junmo.(1).cnf.hdb
文件 1285 2018-12-06 15:48 CPU3(success)\db\junmo.(10).cnf.cdb
文件 770 2018-12-06 15:48 CPU3(success)\db\junmo.(10).cnf.hdb
文件 1491 2018-12-22 16:49 CPU3(success)\db\junmo.(11).cnf.cdb
文件 696 2018-12-22 16:49 CPU3(success)\db\junmo.(11).cnf.hdb
文件 974 2018-12-13 10:14 CPU3(success)\db\junmo.(12).cnf.cdb
文件 1507 2018-12-13 10:14 CPU3(success)\db\junmo.(12).cnf.hdb
文件 1090 2018-12-12 17:30 CPU3(success)\db\junmo.(13).cnf.cdb
文件 1176 2018-12-12 17:30 CPU3(success)\db\junmo.(13).cnf.hdb
文件 1465 2018-12-12 19:23 CPU3(success)\db\junmo.(14).cnf.cdb
文件 644 2018-12-12 19:23 CPU3(success)\db\junmo.(14).cnf.hdb
文件 1301 2018-12-12 19:23 CPU3(success)\db\junmo.(15).cnf.cdb
文件 911 2018-12-12 19:23 CPU3(success)\db\junmo.(15).cnf.hdb
文件 1592 2018-12-12 19:24 CPU3(success)\db\junmo.(16).cnf.cdb
文件 644 2018-12-12 19:24 CPU3(success)\db\junmo.(16).cnf.hdb
文件 1117 2018-12-13 11:59 CPU3(success)\db\junmo.(17).cnf.cdb
............此处省略138个文件信息
相关资源
- delphi 测试CPU温度
- 哈工大计算机设计与实践cpu源码及报
- 操作系统实验 cpu调度算法
- 计算机组成原理8位CPU
- 湖南大学数电期末实验CPU设计
- 基于VHDL语言的8位RISC-CPU的设计
- Verilog实现MIPS的5级流水线cpu设计Mode
- 一个从opencore上的迷你risc_cpu的源代码
- 基于反馈Feed Back,FB排队算法的CPU调度
- 发挥CPU最高性能CPU优化CPU加速提速软
- 在屏幕上显示 FPS,CPU 使用率,更好的
- DynamicDataDisplay cpu实时曲线图的使用和
- 计算机组成原理 8位实验CPU设计与实现
- vhdl cpu设计
- VHDL设计的4bit 8种运算功能的cpu
- 更改CPU参数可任意修改
- QUARTUS+verilog 的CPU设计 本人做的
- 夏宇闻_RISC_CPU之modelsim实现
- 用Verilog语言编写的8位简易CPU
- 多周期CPU设计vivado工程文件
- 单周期CPU-计组实验
- 流水线CPU+实验报告.zip
- CPU4(success).zip
- 计算机原理课程设计_CPU设计
- verilog cpu
- Hook cpuid 源码 修改一些只绑定CPU的软
- Quartus2 cpu
- TCPUDP测试工具.rar
- CPU设计VHDL语言
- verilog实现16位cpu
评论
共有 条评论