资源简介
此为本人为准备CPU设计大综合实验所写的4.0版本代码,也是我最后去进行验收的代码,最终结果是我拿到了满分,不知道各位同好的老师会怎么进行判断
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2019-01-20 19:44 CPU4(success)\
文件 3164 2018-12-27 16:40 CPU4(success)\alu.bsf
文件 2052 2018-12-29 17:12 CPU4(success)\alu.vhd
文件 2052 2018-12-29 14:45 CPU4(success)\alu.vhd.bak
文件 1943 2018-12-26 19:58 CPU4(success)\c.bsf
文件 1187 2018-12-26 19:57 CPU4(success)\c.inc
文件 360 2018-12-26 23:07 CPU4(success)\c.vhd
文件 355 2018-12-26 20:36 CPU4(success)\c.vhd.bak
文件 1760 2018-12-24 23:00 CPU4(success)\cc.bsf
文件 305 2018-12-24 22:59 CPU4(success)\cc.vhd
文件 363 2018-12-24 21:55 CPU4(success)\cc.vhd.bak
文件 1760 2018-12-24 23:02 CPU4(success)\cz.bsf
文件 305 2018-12-24 23:02 CPU4(success)\cz.vhd
文件 327 2018-12-24 21:58 CPU4(success)\cz.vhd.bak
目录 0 2019-01-20 19:44 CPU4(success)\db\
文件 1899 2018-12-06 16:58 CPU4(success)\db\add_sub_2rh.tdf
文件 3063 2018-12-06 16:58 CPU4(success)\db\add_sub_8rh.tdf
文件 3221 2018-12-07 21:37 CPU4(success)\db\add_sub_9rh.tdf
文件 3220 2018-12-07 21:37 CPU4(success)\db\add_sub_lnh.tdf
文件 9390 2018-12-06 15:48 CPU4(success)\db\altsyncram_4591.tdf
文件 9408 2018-12-24 09:20 CPU4(success)\db\altsyncram_dc91.tdf
文件 5770 2018-12-27 16:40 CPU4(success)\db\junmo.(0).cnf.cdb
文件 2751 2018-12-27 16:40 CPU4(success)\db\junmo.(0).cnf.hdb
文件 668 2018-12-27 00:10 CPU4(success)\db\junmo.(1).cnf.cdb
文件 1193 2018-12-27 00:10 CPU4(success)\db\junmo.(1).cnf.hdb
文件 1285 2018-12-06 15:48 CPU4(success)\db\junmo.(10).cnf.cdb
文件 770 2018-12-06 15:48 CPU4(success)\db\junmo.(10).cnf.hdb
文件 1500 2018-12-27 16:06 CPU4(success)\db\junmo.(11).cnf.cdb
文件 696 2018-12-27 16:06 CPU4(success)\db\junmo.(11).cnf.hdb
文件 3379 2018-12-27 16:06 CPU4(success)\db\junmo.(12).cnf.cdb
文件 1403 2018-12-27 16:06 CPU4(success)\db\junmo.(12).cnf.hdb
............此处省略165个文件信息
----------- --------- ---------- ----- ----
目录 0 2019-01-20 19:44 CPU4(success)\
文件 3164 2018-12-27 16:40 CPU4(success)\alu.bsf
文件 2052 2018-12-29 17:12 CPU4(success)\alu.vhd
文件 2052 2018-12-29 14:45 CPU4(success)\alu.vhd.bak
文件 1943 2018-12-26 19:58 CPU4(success)\c.bsf
文件 1187 2018-12-26 19:57 CPU4(success)\c.inc
文件 360 2018-12-26 23:07 CPU4(success)\c.vhd
文件 355 2018-12-26 20:36 CPU4(success)\c.vhd.bak
文件 1760 2018-12-24 23:00 CPU4(success)\cc.bsf
文件 305 2018-12-24 22:59 CPU4(success)\cc.vhd
文件 363 2018-12-24 21:55 CPU4(success)\cc.vhd.bak
文件 1760 2018-12-24 23:02 CPU4(success)\cz.bsf
文件 305 2018-12-24 23:02 CPU4(success)\cz.vhd
文件 327 2018-12-24 21:58 CPU4(success)\cz.vhd.bak
目录 0 2019-01-20 19:44 CPU4(success)\db\
文件 1899 2018-12-06 16:58 CPU4(success)\db\add_sub_2rh.tdf
文件 3063 2018-12-06 16:58 CPU4(success)\db\add_sub_8rh.tdf
文件 3221 2018-12-07 21:37 CPU4(success)\db\add_sub_9rh.tdf
文件 3220 2018-12-07 21:37 CPU4(success)\db\add_sub_lnh.tdf
文件 9390 2018-12-06 15:48 CPU4(success)\db\altsyncram_4591.tdf
文件 9408 2018-12-24 09:20 CPU4(success)\db\altsyncram_dc91.tdf
文件 5770 2018-12-27 16:40 CPU4(success)\db\junmo.(0).cnf.cdb
文件 2751 2018-12-27 16:40 CPU4(success)\db\junmo.(0).cnf.hdb
文件 668 2018-12-27 00:10 CPU4(success)\db\junmo.(1).cnf.cdb
文件 1193 2018-12-27 00:10 CPU4(success)\db\junmo.(1).cnf.hdb
文件 1285 2018-12-06 15:48 CPU4(success)\db\junmo.(10).cnf.cdb
文件 770 2018-12-06 15:48 CPU4(success)\db\junmo.(10).cnf.hdb
文件 1500 2018-12-27 16:06 CPU4(success)\db\junmo.(11).cnf.cdb
文件 696 2018-12-27 16:06 CPU4(success)\db\junmo.(11).cnf.hdb
文件 3379 2018-12-27 16:06 CPU4(success)\db\junmo.(12).cnf.cdb
文件 1403 2018-12-27 16:06 CPU4(success)\db\junmo.(12).cnf.hdb
............此处省略165个文件信息
相关资源
- delphi 测试CPU温度
- 哈工大计算机设计与实践cpu源码及报
- 操作系统实验 cpu调度算法
- 计算机组成原理8位CPU
- 湖南大学数电期末实验CPU设计
- 基于VHDL语言的8位RISC-CPU的设计
- Verilog实现MIPS的5级流水线cpu设计Mode
- 一个从opencore上的迷你risc_cpu的源代码
- 基于反馈Feed Back,FB排队算法的CPU调度
- 发挥CPU最高性能CPU优化CPU加速提速软
- 在屏幕上显示 FPS,CPU 使用率,更好的
- DynamicDataDisplay cpu实时曲线图的使用和
- 计算机组成原理 8位实验CPU设计与实现
- vhdl cpu设计
- VHDL设计的4bit 8种运算功能的cpu
- 更改CPU参数可任意修改
- QUARTUS+verilog 的CPU设计 本人做的
- 夏宇闻_RISC_CPU之modelsim实现
- 用Verilog语言编写的8位简易CPU
- 多周期CPU设计vivado工程文件
- 单周期CPU-计组实验
- 流水线CPU+实验报告.zip
- CPU3(success).zip
- 计算机原理课程设计_CPU设计
- verilog cpu
- Hook cpuid 源码 修改一些只绑定CPU的软
- Quartus2 cpu
- TCPUDP测试工具.rar
- CPU设计VHDL语言
- verilog实现16位cpu
评论
共有 条评论