资源简介
这是个串口通信的Verilog代码,代码简单明了。在顶层收到PC一个字节然后再发给PC。适合初学者使用
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 7500 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\altsyncram_fs14.tdf
文件 1686 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\cmpr_efc.tdf
文件 2008 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\cmpr_ifc.tdf
文件 3866 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\cntr_3fi.tdf
文件 3300 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\cntr_p1j.tdf
文件 3962 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\cntr_v7j.tdf
文件 1567 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\decode_4uf.tdf
文件 42768 2013-10-09 21:12 Verilog_Uart_And_TestBench\My_UART\db\logic_util_heursitic.dat
文件 4431 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\mux_grc.tdf
文件 1464 2013-10-09 21:12 Verilog_Uart_And_TestBench\My_UART\db\My_UART.(0).cnf.cdb
文件 1028 2013-10-09 21:12 Verilog_Uart_And_TestBench\My_UART\db\My_UART.(0).cnf.hdb
文件 1875 2013-10-09 16:58 Verilog_Uart_And_TestBench\My_UART\db\My_UART.(1).cnf.cdb
文件 1194 2013-10-09 16:58 Verilog_Uart_And_TestBench\My_UART\db\My_UART.(1).cnf.hdb
文件 1741 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\My_UART.(10).cnf.cdb
文件 678 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\My_UART.(10).cnf.hdb
文件 1619 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\My_UART.(11).cnf.cdb
文件 1349 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\My_UART.(11).cnf.hdb
文件 2032 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\My_UART.(12).cnf.cdb
文件 693 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\My_UART.(12).cnf.hdb
文件 1361 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\My_UART.(13).cnf.cdb
文件 1142 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\My_UART.(13).cnf.hdb
文件 1445 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\My_UART.(14).cnf.cdb
文件 780 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\My_UART.(14).cnf.hdb
文件 1682 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\My_UART.(15).cnf.cdb
文件 1441 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\My_UART.(15).cnf.hdb
文件 2470 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\My_UART.(16).cnf.cdb
文件 719 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\My_UART.(16).cnf.hdb
文件 10596 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\My_UART.(17).cnf.cdb
文件 2613 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\My_UART.(17).cnf.hdb
文件 2468 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\My_UART.(18).cnf.cdb
............此处省略258个文件信息
----------- --------- ---------- ----- ----
文件 7500 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\altsyncram_fs14.tdf
文件 1686 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\cmpr_efc.tdf
文件 2008 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\cmpr_ifc.tdf
文件 3866 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\cntr_3fi.tdf
文件 3300 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\cntr_p1j.tdf
文件 3962 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\cntr_v7j.tdf
文件 1567 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\decode_4uf.tdf
文件 42768 2013-10-09 21:12 Verilog_Uart_And_TestBench\My_UART\db\logic_util_heursitic.dat
文件 4431 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\mux_grc.tdf
文件 1464 2013-10-09 21:12 Verilog_Uart_And_TestBench\My_UART\db\My_UART.(0).cnf.cdb
文件 1028 2013-10-09 21:12 Verilog_Uart_And_TestBench\My_UART\db\My_UART.(0).cnf.hdb
文件 1875 2013-10-09 16:58 Verilog_Uart_And_TestBench\My_UART\db\My_UART.(1).cnf.cdb
文件 1194 2013-10-09 16:58 Verilog_Uart_And_TestBench\My_UART\db\My_UART.(1).cnf.hdb
文件 1741 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\My_UART.(10).cnf.cdb
文件 678 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\My_UART.(10).cnf.hdb
文件 1619 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\My_UART.(11).cnf.cdb
文件 1349 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\My_UART.(11).cnf.hdb
文件 2032 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\My_UART.(12).cnf.cdb
文件 693 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\My_UART.(12).cnf.hdb
文件 1361 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\My_UART.(13).cnf.cdb
文件 1142 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\My_UART.(13).cnf.hdb
文件 1445 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\My_UART.(14).cnf.cdb
文件 780 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\My_UART.(14).cnf.hdb
文件 1682 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\My_UART.(15).cnf.cdb
文件 1441 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\My_UART.(15).cnf.hdb
文件 2470 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\My_UART.(16).cnf.cdb
文件 719 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\My_UART.(16).cnf.hdb
文件 10596 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\My_UART.(17).cnf.cdb
文件 2613 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\My_UART.(17).cnf.hdb
文件 2468 2013-10-09 17:20 Verilog_Uart_And_TestBench\My_UART\db\My_UART.(18).cnf.cdb
............此处省略258个文件信息
相关资源
- FPGA中Verilog语言实现生成三角波
- 按键触发ADC采集串口发送
- 虚拟串口软件VSPD7.1
- STM32F103C8 2路PWM捕捉 2路串口输出
- 用VerilogHDL语言编写的基于FBGA的四位数
- stm8l151串口通信例程
- 串口记录仪
- STM32L151串口、IO输入、输出例程
- MP3的verilog硬件实现_完整工程
- VSPD虚拟串口工具,方便测试软件.zi
- 专业串口端口模拟器与调试工具
- stm32超声波读取数据串口输出数据
- 基于verilog的数字钟实现
- PL2303_USB转串口COM驱动WIN764位适用
- stm32f103双串口收发结构体版本.zip
- SDRAM控制器(用Verilog编写
- 基于FPGA的出租车计价器设计verilog源代
- 基于stm32的超声波测距串口输出US100模
- 用verilog写得一个双口ram模块
- 书上有关fpga和pci9054的例程
- pl2030驱动
- STC-ISP-V4.80(串口)
- comtest novatel 配置软件 串口助手
- IEEE verilog 2001 标准文档
- FreeRTOS串口收发控制LED.rar
- 串口发送接受文件工具
- verilog交通灯设计
- 基于串口的OpenGL三维坐标绘制
- VSPM虚拟串口
- 串口通信+输入数据波形显示的小程
评论
共有 条评论