资源简介
数字混频的Veriloag代码,Quartus工程,含testbench仿真。程序设计系统时钟5MHz,625kHz的输入信号与625kHz的本振信号做混频,根据混频原理会得到1.25MHz的和频信号与0Hz(直流),将直流滤除掉得到1.25MHz的有效信号。
代码片段和文件信息
% Altera NCO version 9.0
% function [sc] = oc_model(phi_inc_iphase_mod_ifreq_mod_i)
% input : phi_inc_i : phase increment input (required)
% phase_mod_i : phase modulation input(optional)
% freq_mod_i : frequency modulation input(optional)
% output : s : sine wave output
% c : cosine wave output
function [sc] = oc_model(phi_inc_iphase_mod_ifreq_mod_i)
addpath c:/altera/12.1/ip/altera/nco/lib/ip_toolbench/../;
if(nargin==0)
fprintf(‘Error using oc_model : Not enough input arguments\n‘);
else
N=length(phi_inc_i);
end
if(nargin==1)
phase_mod_i=zeros(1N);
freq_mod_i=zeros(1N);
elseif(nargin==2)
if(length(phase_mod_i)~=N)
fprintf(‘Error using oc_model : input vector length mismatch\n‘);
else
freq_mod_i=zeros(1N);
end
elseif(nargin==3)
if((length(phase_mod_i)~=N)|length(freq_mod_i)~=N)
fprintf(‘Error using oc_model : input vector length mismatch\n‘);
end
else
fprintf(‘Error using oc_model : Incorrect number of input arguments\n‘);
end
N=length(phi_inc_i);
numch = 1.0;
apr = 16.0;
apri = 16.0;
mpr = 10.0;
aprp = 16.0;
aprf = 32.0;
dpri = 5.0;
arch = 0.0;
wantFmod = 0.0;
wantPmod = 0.0;
dual = 1.0;
[sc] = Sncomodel(phi_inc_iphase_mod_ifreq_mod_iwantFmodwantPmodnumchaprmprapriaprpaprfdpriarchdualN);
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2018-05-27 16:34 Mixer_dy\
目录 0 2018-05-27 16:34 Mixer_dy\db\
文件 1771 2018-05-27 14:45 Mixer_dy\db\add_sub_15i.tdf
文件 1769 2018-05-27 14:45 Mixer_dy\db\add_sub_qth.tdf
文件 10322 2018-05-27 14:45 Mixer_dy\db\altsyncram_mo81.tdf
文件 10322 2018-05-27 14:45 Mixer_dy\db\altsyncram_ro81.tdf
文件 3202 2018-05-27 14:45 Mixer_dy\db\cntr_ori.tdf
文件 0 2018-05-27 16:29 Mixer_dy\db\logic_util_heursitic.dat
文件 7268 2018-05-27 16:29 Mixer_dy\db\Mixer.(0).cnf.cdb
文件 2360 2018-05-27 16:29 Mixer_dy\db\Mixer.(0).cnf.hdb
文件 1392 2018-05-27 14:45 Mixer_dy\db\Mixer.(1).cnf.cdb
文件 904 2018-05-27 14:45 Mixer_dy\db\Mixer.(1).cnf.hdb
文件 1674 2018-05-27 14:45 Mixer_dy\db\Mixer.(10).cnf.cdb
文件 616 2018-05-27 14:45 Mixer_dy\db\Mixer.(10).cnf.hdb
文件 2494 2018-05-27 14:45 Mixer_dy\db\Mixer.(11).cnf.cdb
文件 823 2018-05-27 14:45 Mixer_dy\db\Mixer.(11).cnf.hdb
文件 869 2018-05-27 14:45 Mixer_dy\db\Mixer.(12).cnf.cdb
文件 770 2018-05-27 14:45 Mixer_dy\db\Mixer.(12).cnf.hdb
文件 2476 2018-05-27 14:45 Mixer_dy\db\Mixer.(13).cnf.cdb
文件 974 2018-05-27 14:45 Mixer_dy\db\Mixer.(13).cnf.hdb
文件 5730 2018-05-27 14:45 Mixer_dy\db\Mixer.(14).cnf.cdb
文件 1790 2018-05-27 14:45 Mixer_dy\db\Mixer.(14).cnf.hdb
文件 1574 2018-05-27 14:45 Mixer_dy\db\Mixer.(15).cnf.cdb
文件 969 2018-05-27 14:45 Mixer_dy\db\Mixer.(15).cnf.hdb
文件 1448 2018-05-27 14:45 Mixer_dy\db\Mixer.(16).cnf.cdb
文件 785 2018-05-27 14:45 Mixer_dy\db\Mixer.(16).cnf.hdb
文件 3591 2018-05-27 14:45 Mixer_dy\db\Mixer.(17).cnf.cdb
文件 714 2018-05-27 14:45 Mixer_dy\db\Mixer.(17).cnf.hdb
文件 1585 2018-05-27 14:45 Mixer_dy\db\Mixer.(18).cnf.cdb
文件 969 2018-05-27 14:45 Mixer_dy\db\Mixer.(18).cnf.hdb
文件 1448 2018-05-27 14:45 Mixer_dy\db\Mixer.(19).cnf.cdb
............此处省略363个文件信息
相关资源
- kintex7 fpga原理图设计
- FPGA_SDRAM测试程序每句注释+说明文档
- QuartusII最全licence—带各种IP核
- vhdl或verilog语言设计一个8位的具有2
- 基于8086FPGA软核的吃豆子游戏
- FPGA等精度测频法 ISE下verilog实现
- 基于OpenCL并行加速算法研究及其FPGA实
- 基于FPGA的串行通信实现与CRC校验 毕
- 七分频 quartus实现 verilog
- SystemVerilog for Verification.pdf
- 基于VHDL十位奇偶校验器的设计
- 基于FPGA的出租车计价器设计
- 基于FPGA的DDS任意波形发生器
- 16位定点FFT-DSP的FPGA实现
- xilinx_fpga_7系列 Altium library
- VHDL实验6 双向移位寄存器(完整版)
- 基于Verilog的简易电子琴
- _4_DQPSK调制解调技术研究及FPGA实现
- QuartusII6.0破解软件包含license文件及安
- Altera 官方SDRAM_controller IP CORE源代码
- 基于altera FPGA 的 UART IP核
- Gardner算法FPGA开发工程
- Verilog 语言经典入门书籍 夏宇闻编写
- 椭圆曲线加密算法verilog代码强力推荐
- verilog冒泡排序算法
- 基于FPGA的数字频率计ISE工程
- fpga驱动1602显示字符
- 国外CPU_GPU_FPGA性能测试比较结果
- 基于FPGA的8点流水线型FFT变换
- FPGA信号源设计
评论
共有 条评论