资源简介
用VHDL语言设计数字时钟，完整代码，加说明，详细介绍了时钟设计，通俗易懂
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 37376 2016-05-18 15:31 能设时的数字钟设计VHDL程序.doc
----------- --------- ---------- ----- ----
37376 1
----------- --------- ---------- ----- ----
文件 37376 2016-05-18 15:31 能设时的数字钟设计VHDL程序.doc
----------- --------- ---------- ----- ----
37376 1
相关资源
- Delphi 三层 DataSnap FireDAC连接SQLite 开
- 基于VHDL的TFT LCD屏控制器的CPLD程序
- 基于VHDL的4位二进制乘法器
- 交通灯的proteus仿真和用VHDL实现的代码
- EDA技术：正弦信号发生器设计
- VHDL的课程设计：密码锁
- VHDL八人抢答器设计
- vhdl实验二异步触发十进制加法计数器
- 自动售邮票机
- EDA课程设计256×8的ROM设计
- 基于VHDL的多功能数字钟
- EDA课程设计六路抢答器
- EDAIT.CN__ECSHOP中英繁多语言切换功能带
- vhdl 微波炉 源文件及报告
- 步进电机的VHDL设计方案
- EDA 抢答器 课设报告
- VHDL语言设计7，4汉明码
- 基于FPGA的多功能波形发生器的设计与
- 数字频率计仿真电路
- 基于FPGA数字频率计设计
- 基于FPGA的抢答器设计
- 基于VHDL的LCD1602显示程序，电路设计，
- 湖南大学数电期末实验CPU设计
- VHDL-模型机
- fpga\\vhdl参考\\44个.rar
- EDA实验报告 4选1数据选择器的实现
- 基于vhdl交通灯设计
- 地铁售票模拟系统VHDL 毕业论文
- 基于VHDL语言的8位RISC-CPU的设计
- SPI传输 VHDL实现
评论
共有 条评论