资源简介
用quartus 13.1 写的代码,DDS信号发生器模块,里面有详细注释,原理解释。
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 206 2018-11-03 22:32 DDS_module\db\.cmp.kpt
文件 12334 2018-11-03 20:34 DDS_module\db\altsyncram_7291.tdf
文件 4330 2018-11-03 22:01 DDS_module\db\DDS_module.(0).cnf.cdb
文件 2059 2018-11-03 22:01 DDS_module\db\DDS_module.(0).cnf.hdb
文件 1966 2018-11-03 20:34 DDS_module\db\DDS_module.(1).cnf.cdb
文件 1106 2018-11-03 20:34 DDS_module\db\DDS_module.(1).cnf.hdb
文件 1601 2018-11-03 20:34 DDS_module\db\DDS_module.(2).cnf.cdb
文件 843 2018-11-03 20:34 DDS_module\db\DDS_module.(2).cnf.hdb
文件 5503 2018-11-03 20:34 DDS_module\db\DDS_module.(3).cnf.cdb
文件 773 2018-11-03 20:34 DDS_module\db\DDS_module.(3).cnf.hdb
文件 2499 2018-11-03 22:32 DDS_module\db\DDS_module.asm.qmsg
文件 1391 2018-11-03 22:33 DDS_module\db\DDS_module.asm.rdb
文件 8273 2018-11-03 22:32 DDS_module\db\DDS_module.asm_labs.ddb
文件 222 2018-11-03 22:32 DDS_module\db\DDS_module.cbx.xml
文件 1172 2018-11-03 22:32 DDS_module\db\DDS_module.cmp.bpm
文件 27590 2018-11-03 22:32 DDS_module\db\DDS_module.cmp.cdb
文件 16716 2018-11-03 22:33 DDS_module\db\DDS_module.cmp.hdb
文件 3929 2018-11-03 22:32 DDS_module\db\DDS_module.cmp.idb
文件 29276 2018-11-03 22:32 DDS_module\db\DDS_module.cmp.logdb
文件 54281 2018-11-03 22:33 DDS_module\db\DDS_module.cmp.rdb
文件 211 2018-11-03 22:32 DDS_module\db\DDS_module.cmp_merge.kpt
文件 746477 2018-11-03 22:33 DDS_module\db\DDS_module.cycloneive_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
文件 744889 2018-11-03 22:33 DDS_module\db\DDS_module.cycloneive_io_sim_cache.45um_ss_1200mv_0c_slow.hsd
文件 740509 2018-11-03 22:33 DDS_module\db\DDS_module.cycloneive_io_sim_cache.45um_ss_1200mv_85c_slow.hsd
文件 140 2018-11-03 14:11 DDS_module\db\DDS_module.db_info
文件 5429 2018-11-03 22:33 DDS_module\db\DDS_module.eda.qmsg
文件 69884 2018-11-03 22:32 DDS_module\db\DDS_module.fit.qmsg
文件 14089 2018-11-03 22:32 DDS_module\db\DDS_module.hier_info
文件 1712 2018-11-03 22:32 DDS_module\db\DDS_module.hif
文件 396 2018-11-03 22:50 DDS_module\db\DDS_module.ipinfo
............此处省略186个文件信息
----------- --------- ---------- ----- ----
文件 206 2018-11-03 22:32 DDS_module\db\.cmp.kpt
文件 12334 2018-11-03 20:34 DDS_module\db\altsyncram_7291.tdf
文件 4330 2018-11-03 22:01 DDS_module\db\DDS_module.(0).cnf.cdb
文件 2059 2018-11-03 22:01 DDS_module\db\DDS_module.(0).cnf.hdb
文件 1966 2018-11-03 20:34 DDS_module\db\DDS_module.(1).cnf.cdb
文件 1106 2018-11-03 20:34 DDS_module\db\DDS_module.(1).cnf.hdb
文件 1601 2018-11-03 20:34 DDS_module\db\DDS_module.(2).cnf.cdb
文件 843 2018-11-03 20:34 DDS_module\db\DDS_module.(2).cnf.hdb
文件 5503 2018-11-03 20:34 DDS_module\db\DDS_module.(3).cnf.cdb
文件 773 2018-11-03 20:34 DDS_module\db\DDS_module.(3).cnf.hdb
文件 2499 2018-11-03 22:32 DDS_module\db\DDS_module.asm.qmsg
文件 1391 2018-11-03 22:33 DDS_module\db\DDS_module.asm.rdb
文件 8273 2018-11-03 22:32 DDS_module\db\DDS_module.asm_labs.ddb
文件 222 2018-11-03 22:32 DDS_module\db\DDS_module.cbx.xm
文件 1172 2018-11-03 22:32 DDS_module\db\DDS_module.cmp.bpm
文件 27590 2018-11-03 22:32 DDS_module\db\DDS_module.cmp.cdb
文件 16716 2018-11-03 22:33 DDS_module\db\DDS_module.cmp.hdb
文件 3929 2018-11-03 22:32 DDS_module\db\DDS_module.cmp.idb
文件 29276 2018-11-03 22:32 DDS_module\db\DDS_module.cmp.logdb
文件 54281 2018-11-03 22:33 DDS_module\db\DDS_module.cmp.rdb
文件 211 2018-11-03 22:32 DDS_module\db\DDS_module.cmp_merge.kpt
文件 746477 2018-11-03 22:33 DDS_module\db\DDS_module.cycloneive_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
文件 744889 2018-11-03 22:33 DDS_module\db\DDS_module.cycloneive_io_sim_cache.45um_ss_1200mv_0c_slow.hsd
文件 740509 2018-11-03 22:33 DDS_module\db\DDS_module.cycloneive_io_sim_cache.45um_ss_1200mv_85c_slow.hsd
文件 140 2018-11-03 14:11 DDS_module\db\DDS_module.db_info
文件 5429 2018-11-03 22:33 DDS_module\db\DDS_module.eda.qmsg
文件 69884 2018-11-03 22:32 DDS_module\db\DDS_module.fit.qmsg
文件 14089 2018-11-03 22:32 DDS_module\db\DDS_module.hier_info
文件 1712 2018-11-03 22:32 DDS_module\db\DDS_module.hif
文件 396 2018-11-03 22:50 DDS_module\db\DDS_module.ipinfo
............此处省略186个文件信息
相关资源
- verilog 串口 无刷直流电机驱动 PWM
- 软核cortexM3 的FPGA实现
- verilog HDL实现双线性插值视频缩放
- DDS信号发生器
- cdcm6208_spi
- 基于Verilog的数字频率计的代码
- Crack_QII_13.1_linux_ALL.zip
- Spartan6 Serdes BITSLIP 功能详解
- FPGA Basys3开发实验指导书 —— 《数字
- 睿智FPGA开发板用户手册1.8版.pdf
- zynq 图像处理教程fpga教程,含例程手
- FPGA微波炉控制器ISE原理图
- Verilog Ieee 1588
- CPU设计QuartusⅡ
- Verilog实现电子密码锁设计
- 南京理工大学EDA设计2报告电子版.pd
- FPGA实现IIC通信.zip
- Verilong HDL入门第三版夏宇闻
- 黑金AX301/4010FPGA开发板硬件工程含原理
- Xilinx Spartan-6.IntLib AD库 PCB封装 原理图
- 关于fpga的一个小项目
- 基于FPGA的四路信号发生器
- VHDL实现矩阵键盘
- FPGA标准接口卡规范-VITA57DOT1-中文版
- JESD204B协议规范中文翻译版
- Xilinx Basy2板子动态显示译码加计数器
- 卡尔曼滤波算法在FPGA中实现-Verilog代
- 好几种接口的verilog程序,包括caneth
- 锁相环pll工作原理及verilog代码
- verilog ieee 1364-2005 IEEE标准
评论
共有 条评论