资源简介
用quartus 13.1 写的代码,DDS信号发生器模块,里面有详细注释,原理解释。

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 206 2018-11-03 22:32 DDS_module\db\.cmp.kpt
文件 12334 2018-11-03 20:34 DDS_module\db\altsyncram_7291.tdf
文件 4330 2018-11-03 22:01 DDS_module\db\DDS_module.(0).cnf.cdb
文件 2059 2018-11-03 22:01 DDS_module\db\DDS_module.(0).cnf.hdb
文件 1966 2018-11-03 20:34 DDS_module\db\DDS_module.(1).cnf.cdb
文件 1106 2018-11-03 20:34 DDS_module\db\DDS_module.(1).cnf.hdb
文件 1601 2018-11-03 20:34 DDS_module\db\DDS_module.(2).cnf.cdb
文件 843 2018-11-03 20:34 DDS_module\db\DDS_module.(2).cnf.hdb
文件 5503 2018-11-03 20:34 DDS_module\db\DDS_module.(3).cnf.cdb
文件 773 2018-11-03 20:34 DDS_module\db\DDS_module.(3).cnf.hdb
文件 2499 2018-11-03 22:32 DDS_module\db\DDS_module.asm.qmsg
文件 1391 2018-11-03 22:33 DDS_module\db\DDS_module.asm.rdb
文件 8273 2018-11-03 22:32 DDS_module\db\DDS_module.asm_labs.ddb
文件 222 2018-11-03 22:32 DDS_module\db\DDS_module.cbx.xml
文件 1172 2018-11-03 22:32 DDS_module\db\DDS_module.cmp.bpm
文件 27590 2018-11-03 22:32 DDS_module\db\DDS_module.cmp.cdb
文件 16716 2018-11-03 22:33 DDS_module\db\DDS_module.cmp.hdb
文件 3929 2018-11-03 22:32 DDS_module\db\DDS_module.cmp.idb
文件 29276 2018-11-03 22:32 DDS_module\db\DDS_module.cmp.logdb
文件 54281 2018-11-03 22:33 DDS_module\db\DDS_module.cmp.rdb
文件 211 2018-11-03 22:32 DDS_module\db\DDS_module.cmp_merge.kpt
文件 746477 2018-11-03 22:33 DDS_module\db\DDS_module.cycloneive_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
文件 744889 2018-11-03 22:33 DDS_module\db\DDS_module.cycloneive_io_sim_cache.45um_ss_1200mv_0c_slow.hsd
文件 740509 2018-11-03 22:33 DDS_module\db\DDS_module.cycloneive_io_sim_cache.45um_ss_1200mv_85c_slow.hsd
文件 140 2018-11-03 14:11 DDS_module\db\DDS_module.db_info
文件 5429 2018-11-03 22:33 DDS_module\db\DDS_module.eda.qmsg
文件 69884 2018-11-03 22:32 DDS_module\db\DDS_module.fit.qmsg
文件 14089 2018-11-03 22:32 DDS_module\db\DDS_module.hier_info
文件 1712 2018-11-03 22:32 DDS_module\db\DDS_module.hif
文件 396 2018-11-03 22:50 DDS_module\db\DDS_module.ipinfo
............此处省略186个文件信息
----------- --------- ---------- ----- ----
文件 206 2018-11-03 22:32 DDS_module\db\.cmp.kpt
文件 12334 2018-11-03 20:34 DDS_module\db\altsyncram_7291.tdf
文件 4330 2018-11-03 22:01 DDS_module\db\DDS_module.(0).cnf.cdb
文件 2059 2018-11-03 22:01 DDS_module\db\DDS_module.(0).cnf.hdb
文件 1966 2018-11-03 20:34 DDS_module\db\DDS_module.(1).cnf.cdb
文件 1106 2018-11-03 20:34 DDS_module\db\DDS_module.(1).cnf.hdb
文件 1601 2018-11-03 20:34 DDS_module\db\DDS_module.(2).cnf.cdb
文件 843 2018-11-03 20:34 DDS_module\db\DDS_module.(2).cnf.hdb
文件 5503 2018-11-03 20:34 DDS_module\db\DDS_module.(3).cnf.cdb
文件 773 2018-11-03 20:34 DDS_module\db\DDS_module.(3).cnf.hdb
文件 2499 2018-11-03 22:32 DDS_module\db\DDS_module.asm.qmsg
文件 1391 2018-11-03 22:33 DDS_module\db\DDS_module.asm.rdb
文件 8273 2018-11-03 22:32 DDS_module\db\DDS_module.asm_labs.ddb
文件 222 2018-11-03 22:32 DDS_module\db\DDS_module.cbx.xm
文件 1172 2018-11-03 22:32 DDS_module\db\DDS_module.cmp.bpm
文件 27590 2018-11-03 22:32 DDS_module\db\DDS_module.cmp.cdb
文件 16716 2018-11-03 22:33 DDS_module\db\DDS_module.cmp.hdb
文件 3929 2018-11-03 22:32 DDS_module\db\DDS_module.cmp.idb
文件 29276 2018-11-03 22:32 DDS_module\db\DDS_module.cmp.logdb
文件 54281 2018-11-03 22:33 DDS_module\db\DDS_module.cmp.rdb
文件 211 2018-11-03 22:32 DDS_module\db\DDS_module.cmp_merge.kpt
文件 746477 2018-11-03 22:33 DDS_module\db\DDS_module.cycloneive_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
文件 744889 2018-11-03 22:33 DDS_module\db\DDS_module.cycloneive_io_sim_cache.45um_ss_1200mv_0c_slow.hsd
文件 740509 2018-11-03 22:33 DDS_module\db\DDS_module.cycloneive_io_sim_cache.45um_ss_1200mv_85c_slow.hsd
文件 140 2018-11-03 14:11 DDS_module\db\DDS_module.db_info
文件 5429 2018-11-03 22:33 DDS_module\db\DDS_module.eda.qmsg
文件 69884 2018-11-03 22:32 DDS_module\db\DDS_module.fit.qmsg
文件 14089 2018-11-03 22:32 DDS_module\db\DDS_module.hier_info
文件 1712 2018-11-03 22:32 DDS_module\db\DDS_module.hif
文件 396 2018-11-03 22:50 DDS_module\db\DDS_module.ipinfo
............此处省略186个文件信息
相关资源
- Xilinx-FPGA-引脚功能详细介绍.doc
- 基于xilinx FPGA的PCIe设计实战
- 基于PCIe的FPGA动态配置设计与实现
- 为什么工程师要掌握FPGA开发知识?
- Quartus II 15.0中仿真Altera三速以太网I
- Quartus II 15.0中仿真Altera三速以太网I
- 数字频率合成dds正弦波基于FPGA的DDS产
- 3人表决器 QuartusII
- 基于MIPS指令集的32位CPU设计与Verilog语
- Verilog FPGA UART串口控制器
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE,和
- FPGA在步进电机驱动上的应用实例及代
- 硬件课程设计—流水灯(quartus软件
- 曼彻斯特编解码_同步QuartusII工程
- Verilog按键代码
- verilog的PCI源代码,非常详细,顶层模
- fpga实现频率测量
- FPGA开发-ChipScope教程
- 红外循迹小车VHDL程序
- CPLD Verilog数字密码锁 源码
- 用quartus 2编的全加器(原理图输入)
- verilog 实现任意分频方法
- 基于FPGA的USB接口设计
- DE2模拟的交通红绿灯
- 6相12拍步进电机控制器
- SPI Master 的Verilog源代码
- 一种抗SEU存储器电路的FPGA设计
- Cyclone 10LP Remote Update Intel FPGA IP 官方工
- nRF24L01无线模块在单片机与FPGA上的应
评论
共有 条评论