资源简介
采用verilog编写的四位密码锁,包含数码管显示模块以及蜂鸣器报警模块
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 66 2018-12-11 14:57 work4\.qsys_edit\filters.xml
文件 323 2018-12-11 14:57 work4\.qsys_edit\preferences.xml
文件 4875 2018-12-12 14:02 work4\c5_pin_model_dump.txt
文件 1241 2018-12-12 13:59 work4\code.v
文件 1225 2018-12-11 13:55 work4\code.v.bak
文件 375 2018-12-12 14:01 work4\db\.cmp.kpt
文件 2357 2018-12-12 14:00 work4\db\mimasuo.(0).cnf.cdb
文件 1415 2018-12-12 14:00 work4\db\mimasuo.(0).cnf.hdb
文件 4632 2018-12-12 14:00 work4\db\mimasuo.(1).cnf.cdb
文件 1807 2018-12-12 14:00 work4\db\mimasuo.(1).cnf.hdb
文件 5578 2018-12-11 19:58 work4\db\mimasuo.(2).cnf.cdb
文件 2026 2018-12-11 19:58 work4\db\mimasuo.(2).cnf.hdb
文件 2220 2018-12-11 14:02 work4\db\mimasuo.(3).cnf.cdb
文件 1093 2018-12-11 14:02 work4\db\mimasuo.(3).cnf.hdb
文件 2271 2018-12-12 14:02 work4\db\mimasuo.asm.qmsg
文件 777 2018-12-12 14:02 work4\db\mimasuo.asm.rdb
文件 89 2018-12-12 14:00 work4\db\mimasuo.cbx.xml
文件 4118 2018-12-12 14:01 work4\db\mimasuo.cmp.ammdb
文件 1009 2018-12-12 14:01 work4\db\mimasuo.cmp.bpm
文件 157990 2018-12-12 14:01 work4\db\mimasuo.cmp.cdb
文件 120318 2018-12-12 14:02 work4\db\mimasuo.cmp.hdb
文件 2163 2018-12-12 14:01 work4\db\mimasuo.cmp.idb
文件 20595 2018-12-12 14:01 work4\db\mimasuo.cmp.logdb
文件 33259 2018-12-12 14:02 work4\db\mimasuo.cmp.rdb
文件 209 2018-12-12 14:00 work4\db\mimasuo.cmp_merge.kpt
文件 1518219 2018-12-12 14:02 work4\db\mimasuo.cyclonev_io_sim_cache.ff_0c_fast.hsd
文件 1520881 2018-12-12 14:02 work4\db\mimasuo.cyclonev_io_sim_cache.ff_85c_fast.hsd
文件 1518322 2018-12-12 14:02 work4\db\mimasuo.cyclonev_io_sim_cache.tt_0c_slow.hsd
文件 1510727 2018-12-12 14:02 work4\db\mimasuo.cyclonev_io_sim_cache.tt_85c_slow.hsd
文件 140 2018-12-13 14:45 work4\db\mimasuo.db_info
............此处省略112个文件信息
----------- --------- ---------- ----- ----
文件 66 2018-12-11 14:57 work4\.qsys_edit\filters.xm
文件 323 2018-12-11 14:57 work4\.qsys_edit\preferences.xm
文件 4875 2018-12-12 14:02 work4\c5_pin_model_dump.txt
文件 1241 2018-12-12 13:59 work4\code.v
文件 1225 2018-12-11 13:55 work4\code.v.bak
文件 375 2018-12-12 14:01 work4\db\.cmp.kpt
文件 2357 2018-12-12 14:00 work4\db\mimasuo.(0).cnf.cdb
文件 1415 2018-12-12 14:00 work4\db\mimasuo.(0).cnf.hdb
文件 4632 2018-12-12 14:00 work4\db\mimasuo.(1).cnf.cdb
文件 1807 2018-12-12 14:00 work4\db\mimasuo.(1).cnf.hdb
文件 5578 2018-12-11 19:58 work4\db\mimasuo.(2).cnf.cdb
文件 2026 2018-12-11 19:58 work4\db\mimasuo.(2).cnf.hdb
文件 2220 2018-12-11 14:02 work4\db\mimasuo.(3).cnf.cdb
文件 1093 2018-12-11 14:02 work4\db\mimasuo.(3).cnf.hdb
文件 2271 2018-12-12 14:02 work4\db\mimasuo.asm.qmsg
文件 777 2018-12-12 14:02 work4\db\mimasuo.asm.rdb
文件 89 2018-12-12 14:00 work4\db\mimasuo.cbx.xm
文件 4118 2018-12-12 14:01 work4\db\mimasuo.cmp.ammdb
文件 1009 2018-12-12 14:01 work4\db\mimasuo.cmp.bpm
文件 157990 2018-12-12 14:01 work4\db\mimasuo.cmp.cdb
文件 120318 2018-12-12 14:02 work4\db\mimasuo.cmp.hdb
文件 2163 2018-12-12 14:01 work4\db\mimasuo.cmp.idb
文件 20595 2018-12-12 14:01 work4\db\mimasuo.cmp.logdb
文件 33259 2018-12-12 14:02 work4\db\mimasuo.cmp.rdb
文件 209 2018-12-12 14:00 work4\db\mimasuo.cmp_merge.kpt
文件 1518219 2018-12-12 14:02 work4\db\mimasuo.cyclonev_io_sim_cache.ff_0c_fast.hsd
文件 1520881 2018-12-12 14:02 work4\db\mimasuo.cyclonev_io_sim_cache.ff_85c_fast.hsd
文件 1518322 2018-12-12 14:02 work4\db\mimasuo.cyclonev_io_sim_cache.tt_0c_slow.hsd
文件 1510727 2018-12-12 14:02 work4\db\mimasuo.cyclonev_io_sim_cache.tt_85c_slow.hsd
文件 140 2018-12-13 14:45 work4\db\mimasuo.db_info
............此处省略112个文件信息
- 上一篇:蓝桥杯scratch试题
- 下一篇:嗖嗖移动大厅嗖嗖移动项目答辩
相关资源
- fpga信号发生器正弦波,三角波等
- VHDL交通灯代码
- 电子琴EDA电子琴,VHDL语言,八个音符
- 基于FPGA的别踩白块儿游戏
- FPGA数字万年历verilog
- Verilog IIC读MPU6050-融合滤波-单轴-代码
- Xilinx Virtex-5用户手册中文
- 《无线通信FPGA设计》PDF版本+书中代码
- 用FPGA做DDS,可以支持扫频和点频
- EDA技术与Verilog HDL
- FPGA 自适应滤波器
- FPGA实现sobel二值化
- FPAG实现中值滤波
- FPGA的RGB转灰度
- 基于FPGA的数字通信实现多路数据时分
- Spartan-6 XC6SLX150T FPGA和AM3517开发板的
- Cadence® NC-Verilog® Simulator Help
- 黑金FPGA教程数学篇
- FPGA串口通信程序
- IrDA_uart 包括testbench
- PicoBlaze软核例程
- 数字信号处理的FPGA实现(PDF版)2版
- verilog最终snake.rar
- 七段数码管时钟显示的硬件实现veri
- 天津大学计算机科学与技术学院数字
- 大量关于midi的fpga文档资料
- SystemVerilog与功能验证
- PCIE FPGA工程源码
- SystemVerilog for Verification(最新版)
- VHDL 16位CPU
评论
共有 条评论