资源简介
基于FPGA的彩色图片VGA显示,采用xilinx公司开发板zybo,实现256*256大小的图片vga显示。
代码片段和文件信息
/**********************************************************************/
/* ____ ____ */
/* / /\/ / */
/* /___/ \ / */
/* \ \ \/ */
/* \ \ Copyright (c) 2003-2009 Xilinx Inc. */
/* / / All Right Reserved. */
/* /---/ /\ */
/* \ \ / \ */
/* \___\/\___\ */
/***********************************************************************/
/* This file is designed for use with ISim build 0x7708f090 */
#define XSI_HIDE_SYMBOL_SPEC true
#include “xsi.h“
#include
#ifdef __GNUC__
#include
#else
#include
#define alloca _alloca
#endif
static const char *ng0 = “D:/FPGA_ise/vga_histogram_zybo/tb_clk_div.v“;
static int ng1[] = {0 0};
static void Always_40_0(char *t0)
{
char t3[8];
char *t1;
char *t2;
char *t4;
char *t5;
char *t6;
char *t7;
unsigned int t8;
unsigned int t9;
unsigned int t10;
unsigned int t11;
unsigned int t12;
char *t13;
char *t14;
char *t15;
unsigned int t16;
unsigned int t17;
unsigned int t18;
unsigned int t19;
unsigned int t20;
unsigned int t21;
unsigned int t22;
unsigned int t23;
char *t24;
LAB0: t1 = (t0 + 2528U);
t2 = *((char **)t1);
if (t2 == 0)
goto LAB2;
LAB3: goto *t2;
LAB2: xsi_set_current_line(40 ng0);
t2 = (t0 + 2336);
xsi_process_wait(t2 10000LL);
*((char **)t1) = &&LAB4;
LAB1: return;
LAB4: xsi_set_current_line(40 ng0);
t4 = (t0 + 1448);
t5 = (t4 + 56U);
t6 = *((char **)t5);
memset(t3 0 8);
t7 = (t6 + 4);
t8 = *((unsigned int *)t7);
t9 = (~(t8));
t10 = *((unsigned int *)t6);
t11 = (t10 & t9);
t12 = (t11 & 1U);
if (t12 != 0)
goto LAB8;
LAB6: if (*((unsigned int *)t7) == 0)
goto LAB5;
LAB7: t13 = (t3 + 4);
*((unsigned int *)t3) = 1;
*((unsigned int *)t13) = 1;
LAB8: t14 = (t3 + 4);
t15 = (t6 + 4);
t16 = *((unsigned int *)t6);
t17 = (~(t16));
*((unsigned int *)t3) = t17;
*((unsigned int *)t14) = 0;
if (*((unsigned int *)t15) != 0)
goto LAB10;
LAB9: t22 = *((unsigned int *)t3);
*((unsigned int *)t3) = (t22 & 1U);
t23 = *((unsigned int *)t14);
*((unsigned int *)t14) = (t23 & 1U);
t24 = (t0 + 1448);
xsi_vlogvar_wait_assign_value(t24 t3 0 0 1 0LL);
goto LAB2;
LAB5: *((unsigned int *)t3) = 1;
goto LAB8;
LAB10: t18 = *((unsigned int *)t3);
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2018-03-31 13:31 赵丽颖原图显示\
目录 0 2018-03-31 13:30 赵丽颖原图显示\vga_zhaoliying_zybo\
文件 393385 2018-03-28 21:57 赵丽颖原图显示\vga_zhaoliying_zybo\CrazyBird.coe
文件 6 2018-03-29 12:51 赵丽颖原图显示\vga_zhaoliying_zybo\div_clk.lso
文件 26 2018-03-29 12:51 赵丽颖原图显示\vga_zhaoliying_zybo\div_clk.prj
文件 1689 2018-03-29 12:51 赵丽颖原图显示\vga_zhaoliying_zybo\div_clk.stx
文件 1538 2018-03-29 12:53 赵丽颖原图显示\vga_zhaoliying_zybo\div_clk.v
文件 1146 2018-03-29 12:51 赵丽颖原图显示\vga_zhaoliying_zybo\div_clk.xst
文件 1994 2018-03-29 12:55 赵丽颖原图显示\vga_zhaoliying_zybo\fuse.log
文件 706 2018-03-29 12:55 赵丽颖原图显示\vga_zhaoliying_zybo\fuse.xmsgs
文件 246 2018-03-29 12:55 赵丽颖原图显示\vga_zhaoliying_zybo\fuseRelaunch.cmd
目录 0 2018-03-31 13:30 赵丽颖原图显示\vga_zhaoliying_zybo\ipcore_dir\
文件 233 2018-03-29 09:34 赵丽颖原图显示\vga_zhaoliying_zybo\ipcore_dir\coregen.cgp
文件 2400 2018-03-29 09:34 赵丽颖原图显示\vga_zhaoliying_zybo\ipcore_dir\coregen.log
文件 393385 2018-03-28 21:57 赵丽颖原图显示\vga_zhaoliying_zybo\ipcore_dir\CrazyBird.coe
文件 1273 2018-03-29 08:57 赵丽颖原图显示\vga_zhaoliying_zybo\ipcore_dir\create_rom.tcl
目录 0 2018-03-31 13:30 赵丽颖原图显示\vga_zhaoliying_zybo\ipcore_dir\rom\
文件 346 2018-03-29 09:34 赵丽颖原图显示\vga_zhaoliying_zybo\ipcore_dir\rom.asy
文件 1344 2018-03-31 13:29 赵丽颖原图显示\vga_zhaoliying_zybo\ipcore_dir\rom.gise
文件 1179648 2018-03-29 09:34 赵丽颖原图显示\vga_zhaoliying_zybo\ipcore_dir\rom.mif
文件 0 2018-03-29 19:15 赵丽颖原图显示\vga_zhaoliying_zybo\ipcore_dir\rom.ncf
文件 689603 2018-03-29 09:32 赵丽颖原图显示\vga_zhaoliying_zybo\ipcore_dir\rom.ngc
文件 1050 2018-03-29 09:34 赵丽颖原图显示\vga_zhaoliying_zybo\ipcore_dir\rom.sym
文件 5721 2018-03-29 09:32 赵丽颖原图显示\vga_zhaoliying_zybo\ipcore_dir\rom.v
文件 4177 2018-03-29 09:32 赵丽颖原图显示\vga_zhaoliying_zybo\ipcore_dir\rom.veo
文件 3270 2018-03-29 09:30 赵丽颖原图显示\vga_zhaoliying_zybo\ipcore_dir\rom.xco
文件 4748 2018-03-29 12:44 赵丽颖原图显示\vga_zhaoliying_zybo\ipcore_dir\rom.xise
文件 7721 2013-10-14 02:11 赵丽颖原图显示\vga_zhaoliying_zybo\ipcore_dir\rom\blk_mem_gen_v7_3_readme.txt
文件 7269 2013-10-14 02:09 赵丽颖原图显示\vga_zhaoliying_zybo\ipcore_dir\rom\dist_mem_gen_v7_2_readme.txt
目录 0 2018-03-31 13:30 赵丽颖原图显示\vga_zhaoliying_zybo\ipcore_dir\rom\doc\
文件 8311 2018-03-29 09:32 赵丽颖原图显示\vga_zhaoliying_zybo\ipcore_dir\rom\doc\blk_mem_gen_v7_3_vinfo.html
............此处省略246个文件信息
- 上一篇:基于FPGA的灰度图中值滤波
- 下一篇:Civil 3D2017本地化安装包
相关资源
- 基于FPGA的灰度图中值滤波
- 基于FPGA的彩色图片转灰度实现
- 本人花了300块钱购买的图像处理教程
- FPGA简易钢琴设计
- I2C从设备接收数据verilog代码实现
- NIOSII那些事儿 REV7.0_完整版
- 数字系统设计与Verilog HDL 王金明.pdf
- virtex-5原版用户手册+中文用户手册U
- hls 教程zynq 7000 fpga教程,超过200页的
- 8 位cpu的verilog实现
- 基于Xilinx FPGA的CSI-2协议介绍
- 双线性插值FPGA.zip
- 基于FPGA的QPSK调制解调器的设计
- 基于FPGA的俄罗斯方块游戏.pdf
- AES算法的FPGA实现与分析_hao
- 基于fpga的超声波测距,数码管显示
- VHDL语言的FPGA小实验
- Altera FPGA封装库Cyclone系列
- 出租车计费器的FPGA实现
- FPGA实现温度测量,自动避障,红外遥
- Triple-Speed Ethernet(tse)FPGA软核MAC官方
- 用Verilog编写的贪吃蛇游戏
- 基于verilog的CPU
- nrf24l01 verilog发送程序
- AVR单片机与CPLD_FPGA综合应用入门
- FPGA电子课件共8章,很全面包括alter
- 基于FPGA用VHDL语言设计的四位共阴数码
- 27个FPGA源代码-VHDL平均0.5分而已
- 基于Fpga的VGA显示赛车游戏
- 基于FPGA的高频PWM开关电源控制器设计
评论
共有 条评论