资源简介
通过FPGA实现的电子琴,verilog,通过PS2键盘实现演奏功能,rom'中存储乐谱实现播放功能,可调节占空比实现音量控制,通过数码管显示音调,音量等信息
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 202 2019-01-08 00:48 piano\db\.cmp.kpt
文件 7105 2019-01-02 00:27 piano\db\altsyncram_8uv.tdf
文件 6440 2019-01-01 19:32 piano\db\altsyncram_dkv.tdf
文件 7069 2019-01-01 20:51 piano\db\altsyncram_ekv.tdf
文件 7473 2019-01-07 23:18 piano\db\altsyncram_l391.tdf
文件 6415 2019-01-01 20:34 piano\db\altsyncram_o4v.tdf
文件 7039 2019-01-01 21:28 piano\db\altsyncram_p4v.tdf
文件 10939 2019-01-01 15:45 piano\db\altsyncram_t091.tdf
文件 7136 2019-01-02 00:26 piano\db\altsyncram_td01.tdf
文件 27808 2019-01-08 00:48 piano\db\logic_util_heursitic.dat
文件 2014 2019-01-04 08:55 piano\db\piano.(0).cnf.cdb
文件 1125 2019-01-04 08:55 piano\db\piano.(0).cnf.hdb
文件 5289 2019-01-04 08:55 piano\db\piano.(1).cnf.cdb
文件 1317 2019-01-04 08:55 piano\db\piano.(1).cnf.hdb
文件 7494 2019-01-02 21:36 piano\db\piano.(10).cnf.cdb
文件 2575 2019-01-02 21:36 piano\db\piano.(10).cnf.hdb
文件 1415 2019-01-01 20:51 piano\db\piano.(11).cnf.cdb
文件 843 2019-01-01 20:51 piano\db\piano.(11).cnf.hdb
文件 1390 2019-01-01 19:32 piano\db\piano.(12).cnf.cdb
文件 848 2019-01-01 19:32 piano\db\piano.(12).cnf.hdb
文件 1417 2019-01-07 23:18 piano\db\piano.(13).cnf.cdb
文件 853 2019-01-07 23:18 piano\db\piano.(13).cnf.hdb
文件 1666 2019-01-07 23:18 piano\db\piano.(14).cnf.cdb
文件 702 2019-01-07 23:18 piano\db\piano.(14).cnf.hdb
文件 7254 2019-01-08 00:46 piano\db\piano.(15).cnf.cdb
文件 2432 2019-01-08 00:46 piano\db\piano.(15).cnf.hdb
文件 5752 2019-01-02 10:26 piano\db\piano.(16).cnf.cdb
文件 1277 2019-01-02 10:26 piano\db\piano.(16).cnf.hdb
文件 1395 2019-01-01 20:34 piano\db\piano.(17).cnf.cdb
文件 849 2019-01-01 20:34 piano\db\piano.(17).cnf.hdb
............此处省略435个文件信息
----------- --------- ---------- ----- ----
文件 202 2019-01-08 00:48 piano\db\.cmp.kpt
文件 7105 2019-01-02 00:27 piano\db\altsyncram_8uv.tdf
文件 6440 2019-01-01 19:32 piano\db\altsyncram_dkv.tdf
文件 7069 2019-01-01 20:51 piano\db\altsyncram_ekv.tdf
文件 7473 2019-01-07 23:18 piano\db\altsyncram_l391.tdf
文件 6415 2019-01-01 20:34 piano\db\altsyncram_o4v.tdf
文件 7039 2019-01-01 21:28 piano\db\altsyncram_p4v.tdf
文件 10939 2019-01-01 15:45 piano\db\altsyncram_t091.tdf
文件 7136 2019-01-02 00:26 piano\db\altsyncram_td01.tdf
文件 27808 2019-01-08 00:48 piano\db\logic_util_heursitic.dat
文件 2014 2019-01-04 08:55 piano\db\piano.(0).cnf.cdb
文件 1125 2019-01-04 08:55 piano\db\piano.(0).cnf.hdb
文件 5289 2019-01-04 08:55 piano\db\piano.(1).cnf.cdb
文件 1317 2019-01-04 08:55 piano\db\piano.(1).cnf.hdb
文件 7494 2019-01-02 21:36 piano\db\piano.(10).cnf.cdb
文件 2575 2019-01-02 21:36 piano\db\piano.(10).cnf.hdb
文件 1415 2019-01-01 20:51 piano\db\piano.(11).cnf.cdb
文件 843 2019-01-01 20:51 piano\db\piano.(11).cnf.hdb
文件 1390 2019-01-01 19:32 piano\db\piano.(12).cnf.cdb
文件 848 2019-01-01 19:32 piano\db\piano.(12).cnf.hdb
文件 1417 2019-01-07 23:18 piano\db\piano.(13).cnf.cdb
文件 853 2019-01-07 23:18 piano\db\piano.(13).cnf.hdb
文件 1666 2019-01-07 23:18 piano\db\piano.(14).cnf.cdb
文件 702 2019-01-07 23:18 piano\db\piano.(14).cnf.hdb
文件 7254 2019-01-08 00:46 piano\db\piano.(15).cnf.cdb
文件 2432 2019-01-08 00:46 piano\db\piano.(15).cnf.hdb
文件 5752 2019-01-02 10:26 piano\db\piano.(16).cnf.cdb
文件 1277 2019-01-02 10:26 piano\db\piano.(16).cnf.hdb
文件 1395 2019-01-01 20:34 piano\db\piano.(17).cnf.cdb
文件 849 2019-01-01 20:34 piano\db\piano.(17).cnf.hdb
............此处省略435个文件信息
- 上一篇:23套精美网站后台界面模板
- 下一篇:BIOS开机LOGO修改
相关资源
- 基于verilog的交通灯设计
- 微机原理_简单的电子琴程序设计
- 基于FPGA控制AD1674的verilog程序
- Verilog描述的基于VGA的乒乓球游戏
- Design Compiler student guide-学习手册
- 基于FPGA的DS18B20测温代码
- 基于fpga的交通灯verilog
- 系统全局时钟控制模块的verilog实现
- 用FPGA设计SSI接口和RAM,用于数据接口
- Verilog语法手册--夏宇闻
- 一个基于FPGA的PCI数据采集程序包括
- HDB3码的编解码的Verilog实现
- FPGA设计初级班提高班培训实验指导手
- FPGA上实现实时时钟,定时器以及蜂鸣
- Verilog设计一个能求出一个16bit字中两
- 用VHDL设计LED 汉字滚动显示器毕业设计
- 基于FPGA的逻辑分析仪设计vga显示
- FPGA数字电子系统设计与开发导航的配
- 基于DSP与FPGA的LED显示屏控制系统的设
- 32位2进制转BCD码Verilog源代码
- 用FPGA实现以太网
- 217卷积码的viterbi译码算法的FPGA实现内
- Xilinx ISE Design Suite 10.x FPGA开发指南.逻
- 一种新型的基于FPGA的SMS4密码算法电路
- 数字逻辑基础与Verilog设计(原书第
- Verilog HDL 浮点数除法器设计
- Verilog 多功能数字钟程序
- 夏宇闻-Verilog数字系统设计教程PPT和例
- SystemVerilogforVerification3rd.pdf
- 基于16倍过采样的FPGA串口解析
评论
共有 条评论