资源简介
fpga 8位乘法器 verilog HDL 源代码;带有tstbench文件
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2015-08-21 11:27 20150813\db\
文件 7084 2015-08-21 11:24 20150813\db\logic_util_heursitic.dat
文件 6109 2015-08-14 16:08 20150813\db\mux_8.(0).cnf.cdb
文件 1298 2015-08-14 16:08 20150813\db\mux_8.(0).cnf.hdb
文件 328 2015-08-21 11:24 20150813\db\mux_8.amm.cdb
文件 2216 2015-08-21 11:24 20150813\db\mux_8.asm.qmsg
文件 1333 2015-08-21 11:24 20150813\db\mux_8.asm.rdb
文件 11535 2015-08-21 11:24 20150813\db\mux_8.asm_labs.ddb
文件 87 2015-08-21 11:24 20150813\db\mux_8.cbx.xml
文件 868 2015-08-21 11:24 20150813\db\mux_8.cmp.bpm
文件 18255 2015-08-21 11:24 20150813\db\mux_8.cmp.cdb
文件 11470 2015-08-21 11:24 20150813\db\mux_8.cmp.hdb
文件 202 2015-08-21 11:24 20150813\db\mux_8.cmp.kpt
文件 20246 2015-08-21 11:24 20150813\db\mux_8.cmp.logdb
文件 19647 2015-08-21 11:24 20150813\db\mux_8.cmp.rdb
文件 207 2015-08-21 11:24 20150813\db\mux_8.cmp_merge.kpt
文件 138 2015-08-14 15:27 20150813\db\mux_8.db_info
文件 5000 2015-08-21 11:24 20150813\db\mux_8.eda.qmsg
文件 48778 2015-08-21 11:24 20150813\db\mux_8.fit.qmsg
文件 2875 2015-08-21 11:24 20150813\db\mux_8.hier_info
文件 756 2015-08-21 11:24 20150813\db\mux_8.hif
文件 2923 2015-08-21 11:24 20150813\db\mux_8.idb.cdb
文件 430 2015-08-21 11:24 20150813\db\mux_8.lpc.html
文件 388 2015-08-21 11:24 20150813\db\mux_8.lpc.rdb
文件 1060 2015-08-21 11:24 20150813\db\mux_8.lpc.txt
文件 828 2015-08-21 11:24 20150813\db\mux_8.map.bpm
文件 5581 2015-08-21 11:24 20150813\db\mux_8.map.cdb
文件 10631 2015-08-21 11:24 20150813\db\mux_8.map.hdb
文件 1033 2015-08-21 11:24 20150813\db\mux_8.map.kpt
文件 4 2015-08-21 11:24 20150813\db\mux_8.map.logdb
文件 4745 2015-08-21 11:24 20150813\db\mux_8.map.qmsg
............此处省略112个文件信息
----------- --------- ---------- ----- ----
目录 0 2015-08-21 11:27 20150813\db\
文件 7084 2015-08-21 11:24 20150813\db\logic_util_heursitic.dat
文件 6109 2015-08-14 16:08 20150813\db\mux_8.(0).cnf.cdb
文件 1298 2015-08-14 16:08 20150813\db\mux_8.(0).cnf.hdb
文件 328 2015-08-21 11:24 20150813\db\mux_8.amm.cdb
文件 2216 2015-08-21 11:24 20150813\db\mux_8.asm.qmsg
文件 1333 2015-08-21 11:24 20150813\db\mux_8.asm.rdb
文件 11535 2015-08-21 11:24 20150813\db\mux_8.asm_labs.ddb
文件 87 2015-08-21 11:24 20150813\db\mux_8.cbx.xm
文件 868 2015-08-21 11:24 20150813\db\mux_8.cmp.bpm
文件 18255 2015-08-21 11:24 20150813\db\mux_8.cmp.cdb
文件 11470 2015-08-21 11:24 20150813\db\mux_8.cmp.hdb
文件 202 2015-08-21 11:24 20150813\db\mux_8.cmp.kpt
文件 20246 2015-08-21 11:24 20150813\db\mux_8.cmp.logdb
文件 19647 2015-08-21 11:24 20150813\db\mux_8.cmp.rdb
文件 207 2015-08-21 11:24 20150813\db\mux_8.cmp_merge.kpt
文件 138 2015-08-14 15:27 20150813\db\mux_8.db_info
文件 5000 2015-08-21 11:24 20150813\db\mux_8.eda.qmsg
文件 48778 2015-08-21 11:24 20150813\db\mux_8.fit.qmsg
文件 2875 2015-08-21 11:24 20150813\db\mux_8.hier_info
文件 756 2015-08-21 11:24 20150813\db\mux_8.hif
文件 2923 2015-08-21 11:24 20150813\db\mux_8.idb.cdb
文件 430 2015-08-21 11:24 20150813\db\mux_8.lpc.html
文件 388 2015-08-21 11:24 20150813\db\mux_8.lpc.rdb
文件 1060 2015-08-21 11:24 20150813\db\mux_8.lpc.txt
文件 828 2015-08-21 11:24 20150813\db\mux_8.map.bpm
文件 5581 2015-08-21 11:24 20150813\db\mux_8.map.cdb
文件 10631 2015-08-21 11:24 20150813\db\mux_8.map.hdb
文件 1033 2015-08-21 11:24 20150813\db\mux_8.map.kpt
文件 4 2015-08-21 11:24 20150813\db\mux_8.map.logdb
文件 4745 2015-08-21 11:24 20150813\db\mux_8.map.qmsg
............此处省略112个文件信息
- 上一篇:通信原理答案周炯槃
- 下一篇:外盘期货跟单软件,联创正反跟单软件
相关资源
- 基于FPGA的音乐播放器设计
- 一个简单的CPUVHDL实现
- VHDL语言实现DDS的完整程序 Quartus仿真
- 基于FPGA的pcf8591的AD采样程序verilog
- FPGA波形发生器
- FPGA应用电阻电容自动测量系统
- verilog的独立键盘消抖与仿真,规范书
- Verilog编写6位数码管显示计数,每条语
- fpga verilog 电子琴
- 基于verilog的交通灯设计
- 基于FPGA控制AD1674的verilog程序
- Verilog描述的基于VGA的乒乓球游戏
- vhdl实现cic滤波器 用于数字下变频
- Design Compiler student guide-学习手册
- 基于FPGA的DS18B20测温代码
- 基于fpga的交通灯verilog
- 系统全局时钟控制模块的verilog实现
- 用FPGA设计SSI接口和RAM,用于数据接口
- Verilog语法手册--夏宇闻
- 基于VHDL音乐播放电路设计
- 一个基于FPGA的PCI数据采集程序包括
- HDB3码的编解码的Verilog实现
- FPGA设计初级班提高班培训实验指导手
- FPGA上实现实时时钟,定时器以及蜂鸣
- Verilog设计一个能求出一个16bit字中两
- 用VHDL设计LED 汉字滚动显示器毕业设计
- 基于FPGA的逻辑分析仪设计vga显示
- FPGA数字电子系统设计与开发导航的配
- 基于DSP与FPGA的LED显示屏控制系统的设
- 32位2进制转BCD码Verilog源代码
评论
共有 条评论