资源简介
此代码是使用verilog实现红外循迹小车的功能,包括所有的源文件及testbench仿真代码,已经通过实际验证
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2015-03-28 22:58 zhixin_cup\
目录 0 2015-03-28 22:58 zhixin_cup\db\
文件 34276 2015-03-28 22:28 zhixin_cup\db\logic_util_heursitic.dat
文件 93374 2015-03-28 22:27 zhixin_cup\db\prev_cmp_zhixin.qmsg
文件 1653 2015-03-12 22:25 zhixin_cup\db\zhixin.(0).cnf.cdb
文件 1232 2015-03-12 22:25 zhixin_cup\db\zhixin.(0).cnf.hdb
文件 38824 2015-03-28 22:27 zhixin_cup\db\zhixin.(1).cnf.cdb
文件 5864 2015-03-28 22:27 zhixin_cup\db\zhixin.(1).cnf.hdb
文件 5997 2015-03-12 22:25 zhixin_cup\db\zhixin.(2).cnf.cdb
文件 2042 2015-03-12 22:25 zhixin_cup\db\zhixin.(2).cnf.hdb
文件 3254 2015-03-04 20:30 zhixin_cup\db\zhixin.analyze_file.qmsg
文件 2481 2015-03-28 22:28 zhixin_cup\db\zhixin.asm.qmsg
文件 1463 2015-03-28 22:28 zhixin_cup\db\zhixin.asm.rdb
文件 12834 2015-03-28 22:28 zhixin_cup\db\zhixin.asm_labs.ddb
文件 88 2015-03-28 22:27 zhixin_cup\db\zhixin.cbx.xml
文件 874 2015-03-28 22:28 zhixin_cup\db\zhixin.cmp.bpm
文件 91986 2015-03-28 22:28 zhixin_cup\db\zhixin.cmp.cdb
文件 23132 2015-03-28 22:28 zhixin_cup\db\zhixin.cmp.hdb
文件 52727 2015-03-28 22:28 zhixin_cup\db\zhixin.cmp.idb
文件 204 2015-03-28 22:28 zhixin_cup\db\zhixin.cmp.kpt
文件 18173 2015-03-28 22:28 zhixin_cup\db\zhixin.cmp.logdb
文件 25381 2015-03-28 22:28 zhixin_cup\db\zhixin.cmp.rdb
文件 210 2015-03-28 22:27 zhixin_cup\db\zhixin.cmp_merge.kpt
文件 746342 2015-03-28 22:28 zhixin_cup\db\zhixin.cycloneive_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
文件 745244 2015-03-28 22:28 zhixin_cup\db\zhixin.cycloneive_io_sim_cache.45um_ss_1200mv_0c_slow.hsd
文件 740239 2015-03-28 22:28 zhixin_cup\db\zhixin.cycloneive_io_sim_cache.45um_ss_1200mv_85c_slow.hsd
文件 140 2015-03-28 21:48 zhixin_cup\db\zhixin.db_info
文件 4947 2015-03-28 22:28 zhixin_cup\db\zhixin.eda.qmsg
文件 47520 2015-03-28 22:28 zhixin_cup\db\zhixin.fit.qmsg
文件 17187 2015-03-28 22:27 zhixin_cup\db\zhixin.hier_info
文件 761 2015-03-28 22:27 zhixin_cup\db\zhixin.hif
............此处省略115个文件信息
----------- --------- ---------- ----- ----
目录 0 2015-03-28 22:58 zhixin_cup\
目录 0 2015-03-28 22:58 zhixin_cup\db\
文件 34276 2015-03-28 22:28 zhixin_cup\db\logic_util_heursitic.dat
文件 93374 2015-03-28 22:27 zhixin_cup\db\prev_cmp_zhixin.qmsg
文件 1653 2015-03-12 22:25 zhixin_cup\db\zhixin.(0).cnf.cdb
文件 1232 2015-03-12 22:25 zhixin_cup\db\zhixin.(0).cnf.hdb
文件 38824 2015-03-28 22:27 zhixin_cup\db\zhixin.(1).cnf.cdb
文件 5864 2015-03-28 22:27 zhixin_cup\db\zhixin.(1).cnf.hdb
文件 5997 2015-03-12 22:25 zhixin_cup\db\zhixin.(2).cnf.cdb
文件 2042 2015-03-12 22:25 zhixin_cup\db\zhixin.(2).cnf.hdb
文件 3254 2015-03-04 20:30 zhixin_cup\db\zhixin.analyze_file.qmsg
文件 2481 2015-03-28 22:28 zhixin_cup\db\zhixin.asm.qmsg
文件 1463 2015-03-28 22:28 zhixin_cup\db\zhixin.asm.rdb
文件 12834 2015-03-28 22:28 zhixin_cup\db\zhixin.asm_labs.ddb
文件 88 2015-03-28 22:27 zhixin_cup\db\zhixin.cbx.xm
文件 874 2015-03-28 22:28 zhixin_cup\db\zhixin.cmp.bpm
文件 91986 2015-03-28 22:28 zhixin_cup\db\zhixin.cmp.cdb
文件 23132 2015-03-28 22:28 zhixin_cup\db\zhixin.cmp.hdb
文件 52727 2015-03-28 22:28 zhixin_cup\db\zhixin.cmp.idb
文件 204 2015-03-28 22:28 zhixin_cup\db\zhixin.cmp.kpt
文件 18173 2015-03-28 22:28 zhixin_cup\db\zhixin.cmp.logdb
文件 25381 2015-03-28 22:28 zhixin_cup\db\zhixin.cmp.rdb
文件 210 2015-03-28 22:27 zhixin_cup\db\zhixin.cmp_merge.kpt
文件 746342 2015-03-28 22:28 zhixin_cup\db\zhixin.cycloneive_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
文件 745244 2015-03-28 22:28 zhixin_cup\db\zhixin.cycloneive_io_sim_cache.45um_ss_1200mv_0c_slow.hsd
文件 740239 2015-03-28 22:28 zhixin_cup\db\zhixin.cycloneive_io_sim_cache.45um_ss_1200mv_85c_slow.hsd
文件 140 2015-03-28 21:48 zhixin_cup\db\zhixin.db_info
文件 4947 2015-03-28 22:28 zhixin_cup\db\zhixin.eda.qmsg
文件 47520 2015-03-28 22:28 zhixin_cup\db\zhixin.fit.qmsg
文件 17187 2015-03-28 22:27 zhixin_cup\db\zhixin.hier_info
文件 761 2015-03-28 22:27 zhixin_cup\db\zhixin.hif
............此处省略115个文件信息
- 上一篇:图像插值论文集锦
- 下一篇:机器视觉教材包括边缘检测二值图像处理等内容
相关资源
- uCOS-II移植STM32,带有4路PWM输出
- 巴斯克 Verilog HDL入门(第3版)带目录
- fpga 8位乘法器 verilog HDL 源代码
- VHDL语言实现DDS的完整程序 Quartus仿真
- 基于FPGA的pcf8591的AD采样程序verilog
- FPGA波形发生器
- verilog的独立键盘消抖与仿真,规范书
- Verilog编写6位数码管显示计数,每条语
- fpga verilog 电子琴
- 基于verilog的交通灯设计
- 基于FPGA控制AD1674的verilog程序
- Verilog描述的基于VGA的乒乓球游戏
- Design Compiler student guide-学习手册
- 基于fpga的交通灯verilog
- NIIT UML 考试试题
- 系统全局时钟控制模块的verilog实现
- stm32 lwip DNS DHCP ucosIII TCP Client 原创程
- Verilog语法手册--夏宇闻
- Quartus II 各版本破解器
- 一个基于FPGA的PCI数据采集程序包括
- STM32F207VC lwip ucosiii移植工程
- HDB3码的编解码的Verilog实现
- AlteraMax10器件NiosII软件内核烧录到片内
- Verilog设计一个能求出一个16bit字中两
- Quartus9.1 32位和64位的破解文件亲测
- 32位2进制转BCD码Verilog源代码
- 正交设计助手IIV3.1破解版
- 数字逻辑基础与Verilog设计(原书第
- Verilog HDL 浮点数除法器设计
- Verilog 多功能数字钟程序
评论
共有 条评论