高速缓存（Cache）的Verilog代码

该工程包含数据缓存D_Cache和指令缓存I_Cache的Verilog代码和仿真文件，Cache的详细技术参数包含在.v文件的注释中。 直接相连16KB D_Cache Cache写策略： 写回法+写分配 (二路)组相连16KB I_Cache Cache替换策略: LRU I_Cache的工作就是在cpu需要指令时将指令从主存中搬进I_Cache，再传给CPU，而D_Cache在解决数据读外，还要注意数据写入的问题。本工程可以与arm.v 中的arm 核协同工作，主存使用dram_ctrl_sim。

#define SEED 7
#define A 29
#define B 37

#define N 256

int main（） {
	int i j min;
	int temp;
	int n[N];
	
	n[0] = SEED;
	for （i = 1; i < N; ++i）
		n[i] = （A * n[i - 1] + B） % N;

	for （i = 0; i < N - 1; ++i） {
		for （min = i j = i + 1; j < N; ++j）
			if （n[j] < n[min]）
				min = j;
		temp = n[min];
		n[min] = n[i];
		n[i] = temp;
	}
	return 0;
}

 属性            大小     日期    时间   名称
----------- ---------  ---------- -----  ----
     文件        9942  2014-06-11 23:15  D_Cache.v
     文件        5747  2014-06-11 18:58  I_Cache.v
     文件        1935  2014-06-15 12:47  program.mif
     文件         378  2014-06-15 10:57  srandom.c
     文件        4436  2014-06-15 12:38  _main.s