74LS161异步置零法构成任意进制计数器的Multisim仿真

74LS161异步置零法构成任意进制计数器的Multisim仿真
任骏原74LS161异步置零法构枃成任意进制计数器的 Multisim仿真 态输出信号QQQQ,其中四踪示波器ⅹSCl同步显示CLK环,仿真实验结果和图1所示状态图的要求一致。 及~CLR信号,四踪示波器XSC2同步显示QA1QQD信号,两 个示波器的面板以部分重叠方式显示,如图3所示,且两个面4结束语 板的 Timebase区中的 Scale、 K position要设置一致,显示一个 由于受实验仪器的限制无法对计数器工作波形进行硬 计数循环周期的波形 件实验验证,主要是,现有的信号发生器不能产生多路同步 4)过渡态及~CLR异步置零信号的延时 信号,现有的示波器多为双踪示波器无法同时观测多路波 图2中U2A与非门74LS00用于在过渡态形成~CLR=0形,用 Multisim软件仿真解决了这一问题。 的异步置零信号,为能明显观察过渡态、CLR信号的形成过 本文的仿真电路,用2个四踪示波器以时序波形图形式 稈,需对与非门74Ls00的上升延迟吋间及下降廷迟吋间进显示计数器输出状态,可直观显示计数过稈、过渡状态形 行增大设置,通过 Edit model设置成 rise delay=005ms,fal成~CLR=0信号的过程及状态变化与时钟脉冲信号边沿的对 dlay=0.05ms,使74Ls00的平均延迟时间t=0.05ms,亦应关系 可大于或小于0.05ms,以能明显显示过渡状态及异步置零 所述方法具有文际应用意义 信号为原则,但不能大于时钟信号的局期。 参考文献 3仿真结果分析 []任骏原,腾香,马敬敏.数宇电子技术实验[M.沈阳:东北大 学出版社,2010 仿真显示的时序波形图如图3所示。 [2]阎石数字电子技术基础[M北京:高等教育出版社,2006 3」任骏原.用 Multisim仿真软件分析触发器的状态变化过程 「□ ]实验科学与技术,2011,9(1):53-56. ren JuTI-yuHnI The shale Iransilion analyzing of lip-llop b multisim[J]. Experiment Science Technology, 2011, 9(1) 53-56 4」』任骏原. Multisim在触发器工作波形分祈中的应用山J.现代 电子技术,2010,33(15):184-186 ren Jun-yuan. An application of multisim to the working wave analyzing of flip-flop[J]. Modern Electronics Technique IY/T AD A+D c sirg Nor| Auto Nione 2010,33(15):184-186. 图3仿真时序图波形 5」任骏原.电子抆木课程CAl教学模式的探索与实践山.电气 Fig. 3 Timing diagram of simulation 电子教学学报,2009,31(4):99-100 图3中,由上至下依次为时钟脉冲信号CIK、异步置0 REN Jun-yuan. The exploring and practice of CAI teachin 信号~CLR、状态输出信号QOD的波形 mode of electronics technology course[J]Journal of Electrical 从左至右观察图3可看出:第1个时钟脉冲信号CLK上 electronic Education, 2009, 31(4): 99-100 升沿到来后计数器的状态为ρQQn=0001,^CLR=1;第26]任骏原.基于次态卡诺图的丿k激励函数最小化方法及时 个时钟脉冲信号CLK上升沿到来后计数器的状态为 序逻堽电路自启动设计圓浙江大学学报:理学版, QQQQ=0010,~CLR=1;第3个时钟脉冲信号CLK上升沿 2010,37(4):425-427 到来后计数器的状态为QQQ2Q0011,~CLR=1;第4个时 rEN Jun-yuan. Minimization method of J and K excitation 钟脉冲信号CK上升沿到米后计数器的状态为 Q1QQHQA= function based on next-state karnaugh maps and self-starting 0100,~CLR=1;第5个时钟脉冲信号CLK上升治到来后计数 de cuits [].Journal of Zhejiang 器的状态为Q!A=0101,~CIR=1;第6个时钟脉冲信号 University: Science Edition, 2010, 37(4): 425-427 CLK上升沿到来后计数器的状态为QQQA=010,~CLR=[7]张晶,李心广基于№ulin的电路设计与仿真!计算机仿 1;第7个时钟脉冲信号CLK上升沿到来后计数器的状态为 真,2005,22(5):l09-152 Q(QQ1=011,CLR=1;第8个时钟脉冲信号CLK上升沿 ZHANG Jing, LI Xin-guang Multisim based schematic design 到来后计数器的状态为QQQQ=1000,~CLR=1;第9个时 and simulation[J]. Computer Simulation, 2005, 22(5): 109-152 钟脉冲信号CIK上升沿到来后计数器的状杰为QQQ=[8]任骏原.数宇电子技术实验教学模式的改革与实践门渤 1001,~CLR=1;第10个时钟脉冲信号CLK上升沿到来后计 每大学学报:自然科学版,2010,31(2):165-167. 数器进入Qρ=1010的过渡状态,使~CLR=0,持续暂短 ren Jun-yuan. The reformation and practice of digital 时间后计数器异步置零,使 QnQQRQ=0000。 electronics practice teaching mode[j Journal of Bohai 经过10个时钟尿冲信号作月后完成一个计数周期的循 Universily: Nalural Science Edilion, 2010, 31(2): 165-167