资源简介
介绍了DDR SDRAM的接口时序,分析了其在系统中的位、功能和作用,在此基础上提出了设计方案规划。之后着重叙述了基于Stratix.II GX系列FPGA的DDR2接口的FIFO工程设计,对于主控核心单元、数据输入单元和数据缓存单元进行了单独的模块化分析,并且对主要模块进行了功能仿真,归纳问题。
代码片段和文件信息
相关资源
- DDR4 SPD Jedec规范 V4
- JESD标准规范DDR3DDR4标准规范
- 梅捷H110Z全固版9代BIOS.zip
- DDR3 内存条原理图
- DDR2规范中文版.pdf
- DDR2的布线规则和BGA扇出技巧
- HDDREG这是一个很好的硬盘修复工具
- JESD79-3F.PDF (DDR3 内存规格)
- DDR3 DRAM开发协议中文版.pdf
- JESD209-4-1_LPDDR4X协议.rar
- Thaiphoon Burner 7.1.1.0 破解版 内存spd 内
- 强烈推荐新唐工业级ARM9NUC972DF62Y),
- JESD209-4B_Low Power Double Data Rate 4 (LPD
- DDR4 simulation model
- JEDEC JESD79-4B-2017 DDR4 SDRAM.pdf
- xilinx DDR3接口代码VerilogHDLC
- xilinx平台DDR3设计教程之高富帅篇_中文
- DDR1 内存 引脚定义
- zynq pl读写ddr 实现vga高清显示
- DDR3 allegro
- xilinx平台DDR3设计教程之应用篇_中文版
- DDR SDRAM控制器调试心得
- 联想L-IG41M3 出厂BIOS 完美支持WIN7 64位
- DDR2 SDRAM操作时序规范 三星中文资料
- DDR,DDR2原理图 .rar
- FPGA直接驱动LCD12864的Verilog程序
- RK3288的llegro格式PCB文件cadence格式四片
- 基于fpga,用vhdl实现的stack
- 基于fpga的vga竖条显示
- 基于FPGA的数字钟设计报告
评论
共有 条评论