资源简介
VERILOG实现的4位 ALU 模块实现 5种运算 加减 与或非
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2013-11-16 00:09 alu\
文件 7257 2013-11-16 00:04 alu\alu.asm.rpt
文件 26 2013-11-16 00:04 alu\alu.done
文件 166830 2013-11-16 00:03 alu\alu.fit.rpt
文件 588 2013-11-16 00:03 alu\alu.fit.summary
文件 7332 2013-11-16 00:04 alu\alu.flow.rpt
文件 20023 2013-11-16 00:03 alu\alu.map.rpt
文件 449 2013-11-16 00:03 alu\alu.map.summary
文件 58181 2013-11-16 00:03 alu\alu.pin
文件 2097308 2013-11-16 00:04 alu\alu.pof
文件 1279 2013-11-15 19:54 alu\alu.qpf
文件 2618 2013-11-16 00:03 alu\alu.qsf
文件 596 2013-11-16 00:09 alu\alu.qws
文件 525344 2013-11-16 00:04 alu\alu.sof
文件 10978 2013-11-16 00:04 alu\alu.tan.rpt
文件 709 2013-11-16 00:04 alu\alu.tan.summary
文件 2623 2013-11-16 00:03 alu\alu.v
文件 2624 2013-11-16 00:03 alu\alu.v.bak
目录 0 2013-11-16 00:09 alu\db\
文件 2648 2013-11-16 00:03 alu\db\alu.(0).cnf.cdb
文件 1325 2013-11-16 00:03 alu\db\alu.(0).cnf.hdb
文件 715 2013-11-16 00:03 alu\db\alu.(1).cnf.cdb
文件 709 2013-11-16 00:03 alu\db\alu.(1).cnf.hdb
文件 712 2013-11-16 00:03 alu\db\alu.(2).cnf.cdb
文件 709 2013-11-16 00:03 alu\db\alu.(2).cnf.hdb
文件 534 2013-11-16 00:03 alu\db\alu.(3).cnf.cdb
文件 678 2013-11-16 00:03 alu\db\alu.(3).cnf.hdb
文件 1234 2013-11-16 00:03 alu\db\alu.(4).cnf.cdb
文件 826 2013-11-16 00:03 alu\db\alu.(4).cnf.hdb
文件 1168 2013-11-16 00:03 alu\db\alu.(5).cnf.cdb
文件 798 2013-11-16 00:03 alu\db\alu.(5).cnf.hdb
............此处省略71个文件信息
----------- --------- ---------- ----- ----
目录 0 2013-11-16 00:09 alu\
文件 7257 2013-11-16 00:04 alu\alu.asm.rpt
文件 26 2013-11-16 00:04 alu\alu.done
文件 166830 2013-11-16 00:03 alu\alu.fit.rpt
文件 588 2013-11-16 00:03 alu\alu.fit.summary
文件 7332 2013-11-16 00:04 alu\alu.flow.rpt
文件 20023 2013-11-16 00:03 alu\alu.map.rpt
文件 449 2013-11-16 00:03 alu\alu.map.summary
文件 58181 2013-11-16 00:03 alu\alu.pin
文件 2097308 2013-11-16 00:04 alu\alu.pof
文件 1279 2013-11-15 19:54 alu\alu.qpf
文件 2618 2013-11-16 00:03 alu\alu.qsf
文件 596 2013-11-16 00:09 alu\alu.qws
文件 525344 2013-11-16 00:04 alu\alu.sof
文件 10978 2013-11-16 00:04 alu\alu.tan.rpt
文件 709 2013-11-16 00:04 alu\alu.tan.summary
文件 2623 2013-11-16 00:03 alu\alu.v
文件 2624 2013-11-16 00:03 alu\alu.v.bak
目录 0 2013-11-16 00:09 alu\db\
文件 2648 2013-11-16 00:03 alu\db\alu.(0).cnf.cdb
文件 1325 2013-11-16 00:03 alu\db\alu.(0).cnf.hdb
文件 715 2013-11-16 00:03 alu\db\alu.(1).cnf.cdb
文件 709 2013-11-16 00:03 alu\db\alu.(1).cnf.hdb
文件 712 2013-11-16 00:03 alu\db\alu.(2).cnf.cdb
文件 709 2013-11-16 00:03 alu\db\alu.(2).cnf.hdb
文件 534 2013-11-16 00:03 alu\db\alu.(3).cnf.cdb
文件 678 2013-11-16 00:03 alu\db\alu.(3).cnf.hdb
文件 1234 2013-11-16 00:03 alu\db\alu.(4).cnf.cdb
文件 826 2013-11-16 00:03 alu\db\alu.(4).cnf.hdb
文件 1168 2013-11-16 00:03 alu\db\alu.(5).cnf.cdb
文件 798 2013-11-16 00:03 alu\db\alu.(5).cnf.hdb
............此处省略71个文件信息
相关资源
- sokit-1.3-linux64
- I2C slaver 从机 Verilog代码实现
- H.264解码器verilog源代码
- nmake.exe for windows 64位
- 任意分频的verilog 语言实现(占空比
- 用verilog实现除法器(两种方法
- 正弦波波形数据正弦波周期为2pi,采
- i2c_master verilog源码与testbench
- 使用Verilog编写的脉冲信号延时模块
- SPI Master.zip
- 同步复位十位计数器verilog HDL语言程序
- 模为十的计数器(verilog HDL)
- VHDL全加器设计以及ALU设计报告+全代码
- NAND FLASH 控制器源码verilog
- FT245RL verilog驱动
- TSCLIB.dll TSCLIB.lib 32位和64位都有。
- Verilog HDL 七段数码管倒计时效果
- Verilog HDL交通灯设计
- Verilog可综合与不可综合语句汇总
- verilog 学习
- nand flash coontroller 程序verilog
- eclipse中文版支持win1064位.txt
- 基于verilog语言的8位CPU设计
- 用verilog语言写的CPU,支持外部中断与
- 一个简单双核CPU的verilog实现加中断、
- 进程外com组件实现win764位软件调用3
- 基于FPGA的2FSK调制器的实现--大学作业
- 两种方法实现:labview中4位16进制字符
- 8B10B代码Verilog
- winmips64模拟器
评论
共有 条评论